SOI器件及其制作方法技术

本发明专利技术涉及抗辐照技术领域，尤其涉及SOI器件及其制作方法，包括：氧化埋层位于衬底中，加热电阻、源极、栅极、漏极和隔离层位于氧化埋层的上方，隔离层环绕源极和漏极的外侧设置，隔离层和氧化埋层之间具有导热层，加热电阻环绕隔离层的外侧设置，加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。本发明专利技术通过在SOI器件中设置加热电阻，利用加热电阻能够实现对器件的加热，提高SOI器件的温度，以改善SOI器件的抗总剂量性能，同时，由于施加在加热电阻上的电压可以动态调节，进而通过动态调节加热电阻上的电压还能够实现动态地对SOI器件的抗总剂量能力进行调节的技术效果，改善SOI器件的抗总剂量性能。

SOI Device and Its Fabrication Method

【技术实现步骤摘要】
SOI器件及其制作方法
本专利技术涉及抗辐照
，尤其涉及SOI器件及其制作方法。
技术介绍
当器件持续受到电离辐射时，器件的阈值电压发生漂移、跨导降低、亚阈值电流增大、低频噪声增大，甚至导致器件失效，这就是总剂量辐照效应。总剂量辐照效应主要由电离辐射在氧化层中以及氧化层或硅界面产生的电荷和缺陷引起。由于绝缘衬底上硅(SOI)CMOS电路实现了完全的介质隔离，并且PN结面积小，同时不存在体硅CMOS技术中寄生的场区MOS管和可控硅结构，因此，SOICMOS电路辐射产生的光电流比体硅CMOS电路小近三个数量级，进而，SOICMOS电路在抗单粒子事件、抗瞬时辐射等方面具有突出优势，被广泛应用。然而，对于部分耗尽SOI器件，电离辐射产生的氧化埋层电荷会引起背界面反型，从而影响器件性能，使得同等特征尺寸下SOI器件的抗总剂量辐照能力反而不如体硅器件。在现有技术中，一方面，可以通过在工艺上对这类SOI器件的背沟道进行高掺杂以提高背栅阈值电压，从而提高背栅MOS管对辐照导致阈值电压变化的承受能力；另一方面，可以采用BUSFET结构，在该结构中，MOS管的源区尚未掺杂到硅膜的底部，虽然总剂量辐本文档来自技高网...

【技术保护点】
1.一种SOI器件，其特征在于，包括衬底、氧化埋层、加热电阻、源极、栅极、漏极、导热层和隔离层；所述氧化埋层位于所述衬底中；所述加热电阻、所述源极、所述栅极、所述漏极和所述隔离层位于所述氧化埋层的上方；所述隔离层环绕所述源极和所述漏极的外侧设置，且，所述隔离层和所述氧化埋层之间具有所述导热层；所述加热电阻环绕所述隔离层的外侧设置，且，所述加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。

【技术特征摘要】
1.一种SOI器件，其特征在于，包括衬底、氧化埋层、加热电阻、源极、栅极、漏极、导热层和隔离层；所述氧化埋层位于所述衬底中；所述加热电阻、所述源极、所述栅极、所述漏极和所述隔离层位于所述氧化埋层的上方；所述隔离层环绕所述源极和所述漏极的外侧设置，且，所述隔离层和所述氧化埋层之间具有所述导热层；所述加热电阻环绕所述隔离层的外侧设置，且，所述加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。2.如权利要求1所述的SOI器件，其特征在于，所述隔离层为超浅槽隔离。3.如权利要求1所述的SOI器件，其特征在于，所述氧化埋层的厚度为1nm-1um。4.如权利要求1所述的SOI器件，其特征在于，若所述SOI器件的类型为NMOS，则所述加热电阻为N阱电阻或N注入电阻。5...

【专利技术属性】
技术研发人员：卜建辉，罗家俊，王成成，高见头，赵发展，李多力，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11