半导体器件制造技术

本发明专利技术提供一种半导体器件，包括依次层叠设置的第一电极层、衬底层、N‑型漂移区、源极结构及第二电极层；源极结构包括相互独立的N+掺杂区，以及环绕每个N+掺杂区设置的P基区，相邻的P基区彼此间隔；第二电极层包括源电极及栅电极，源电极对应并连接N+掺杂区及P基区设置，栅电极对应N+掺杂区、P基区及相邻P基区之间的N‑型漂移区设置，且栅电极与N‑型漂移区及源极结构之间通过栅氧化层连接；在栅氧化层与N‑型漂移区之间设置有AlxGa1‑xN层，AlxGa1‑xN层对应并连接N‑型漂移区，0＜x≤1。本发明专利技术提供的半导体器件具有改善的积累层电阻及较高的工作效率。

【技术实现步骤摘要】
半导体器件
本专利技术涉及一种半导体器件。
技术介绍
金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，MOSFET)因具有开关速度快、功耗低的优点，而被广泛应用于各个领域。但是MOSFET存在电流密度小、导通电阻大的缺点。
技术实现思路
鉴于
技术介绍
中存在的问题，本专利技术实施例提供了一种半导体器件，以提高电流密度，降低导通电阻。为了解决上述技术问题，本专利技术实施例提供一种半导体器件，半导体器件包括依次层叠设置的第一电极层、衬底层、N-型漂移区、源极结构及第二电极层；源极结构包括相互独立的N+掺杂区，以及环绕每个N+掺杂区设置的P基区，相邻的P基区彼此间隔；第二电极层包括源电极及栅电极，源电极对应并连接N+掺杂区及P基区设置，栅电极对应N+掺杂区、P基区及相邻P基区之间的N-型漂移区设置，且栅电极与N-型漂移区及源极结构之间通过栅氧化层连接；在栅氧化层与N-型漂移区之间设置有AlxGa1-xN层，AlxGa1-xN层对应并连接所述N-型漂移区，0＜x≤1。根据本专利技术实施例的一个方面，AlxGa1-xN层的厚度为5nm～500nm。根据本专利技术实施例的一个方面，AlxGa1-xN层的厚度为10nm～100nm。根据本专利技术实施例的一个方面，AlxGa1-xN层的厚度为10nm～50nm。根据本专利技术实施例的一个方面，AlxGa1-xN层中，0.1≤x≤0.5。根据本专利技术实施例的一个方面，相邻的P基区通过N-型漂移区间隔，AlxGa1-xN层对应并设置于相邻P基区之间的N-型漂移区的表面。根据本专利技术实施例的一个方面，AlxGa1-xN层的朝向N-型漂移区的表面与栅氧化层的朝向N-型漂移区的表面齐平。根据本专利技术实施例的一个方面，AlxGa1-xN层的长度等于或小于相邻P基区之间的距离。根据本专利技术实施例的一个方面，半导体器件为平面式的金属氧化物半导体场效应晶体管MOSFET或绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，IGBT)。根据本专利技术实施例的一个方面，相邻的P基区通过沟槽间隔，P基区与N-型漂移区之间的界面高于沟槽的底面；栅电极、栅氧化层及AlxGa1-xN层设置于沟槽内；栅电极与源电极之间通过绝缘氧化层隔离。根据本专利技术实施例的一个方面，AlxGa1-xN层设置于沟槽的位于界面以下的壁面。根据本专利技术实施例的一个方面，半导体器件为沟槽式的金属氧化物半导体场效应晶体管MOSFET或绝缘栅双极型晶体管IGBT。本专利技术实施例提供的半导体器件在导通状态下，栅氧化层与N-型漂移区之间形成积累层，电子可以通过源极结构并经积累层到达N-型漂移区，通过在栅氧化层与N-型漂移区之间设置AlxGa1-xN层，并使AlxGa1-xN层对应并连接N-型漂移区，能够显著提高积累层的电流密度，降低导通电阻，提高半导体器件的工作效率。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图并未按照真实比例绘制。图1为本专利技术一个实施例提供的半导体器件的结构示意图。图2为本专利技术一个实施例提供的平面式MOSFET的结构示意图。图3为图2中平面式MOSFET的导通电阻示意图。图4为本专利技术一个实施例提供的平面式IGBT的结构示意图。图5为本专利技术一个实施例提供的沟槽式MOSFET的结构示意图。图6为本专利技术另一个实施例提供的沟槽式IGBT的结构示意图。标号说明：110、第一电极层；120、衬底层；121、N+型衬底层；122、N+型缓冲层；123、P+型集电层；130、N-型漂移区；131、积累层；140、源极结构；141、P基区；142、N+掺杂区；150、第二电极层；151、源电极；152、栅电极；153、栅氧化层；154、AlxGa1-xN层；155、绝缘氧化层。具体实施方式下面将详细描述本专利技术的各个方面的特征和示例性实施例，为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本专利技术，并不被配置为限定本专利技术。对于本领域技术人员来说，本专利技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本专利技术的示例来提供对本专利技术更好的理解。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，在本文中，“多个”的意思为两个以上，“以上”、“以下”为包括本数。图1示意性地显示了本专利技术实施例提供的一种半导体器件。请参照图1，本专利技术一个实施例提供的一种半导体器件包括依次层叠设置的第一电极层110、衬底层120、N-型漂移区130、源极结构140及第二电极层150；源极结构140包括相互独立的N+掺杂区142，以及环绕每个N+掺杂区142设置的P基区141，相邻的P基区141彼此间隔；第二电极层150包括源电极151及栅电极152，源电极151对应并连接N+掺杂区142及P基区141设置，栅电极152对应N+掺杂区142、P基区141及相邻P基区141之间的N-型漂移区130设置，且栅电极152与N-型漂移区130及源极结构140之间通过栅氧化层153连接；栅氧化层153与N-型漂移区130之间设置有AlxGa1-xN层154，0＜x≤1，AlxGa1-xN层154对应并连接N-型漂移区130，栅氧化层153覆盖AlxGa1-xN层154设置。本专利技术实施例提供的半导体器件在导通状态下，栅氧化层153与N-型漂移区130之间形成积累层131，电子可以通过源极结构140并经积累层131到达N-型漂移区130，通过在栅氧化层153与N-型漂移区130之间设置AlxGa1-xN层154，并使AlxGa1-xN层154对应并连接N-型漂移区130，AlxGa1-xN层154会产生高浓度的二维电子气(two-dimensionalelectrongas，2DEG)，从而显著提高积累层131的电流密度，降低半导体器件的导通电阻，提高半导体器件的工作效率。进一步地，AlxGa1-xN层154的厚度可以根据半导体器件的具体指标要求，通过理论计算，使用SENTAURUS或SILVACO等仿真软件确定，达到最佳改善积累层电阻的目的。在一些实施例中，AlxGa1-xN层154的厚度上限可以为30nm、50nm、70nm、100nm、120nm、150nm、200nm、300nm、400nm、500nm；AlxGa1-xN层154的厚度下限可以为5nm、8n本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括依次层叠设置的第一电极层、衬底层、N‑型漂移区、源极结构及第二电极层；所述源极结构包括相互独立的N+掺杂区，以及环绕每个所述N+掺杂区设置的P基区，相邻的所述P基区彼此间隔；所述第二电极层包括源电极及栅电极，所述源电极对应并连接所述N+掺杂区及所述P基区设置，所述栅电极对应所述N+掺杂区、所述P基区及相邻所述P基区之间的N‑型漂移区设置，且所述栅电极与所述N‑型漂移区及所述源极结构之间通过栅氧化层连接；在所述栅氧化层与所述N‑型漂移区之间设置有AlxGa1‑xN层，所述AlxGa1‑xN层对应并连接所述N‑型漂移区，0＜x≤1。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括依次层叠设置的第一电极层、衬底层、N-型漂移区、源极结构及第二电极层；所述源极结构包括相互独立的N+掺杂区，以及环绕每个所述N+掺杂区设置的P基区，相邻的所述P基区彼此间隔；所述第二电极层包括源电极及栅电极，所述源电极对应并连接所述N+掺杂区及所述P基区设置，所述栅电极对应所述N+掺杂区、所述P基区及相邻所述P基区之间的N-型漂移区设置，且所述栅电极与所述N-型漂移区及所述源极结构之间通过栅氧化层连接；在所述栅氧化层与所述N-型漂移区之间设置有AlxGa1-xN层，所述AlxGa1-xN层对应并连接所述N-型漂移区，0＜x≤1。2.根据权利要求1所述的半导体器件，其特征在于，所述AlxGa1-xN层的厚度为5nm～500nm；或者，所述AlxGa1-xN层的厚度为10nm～100nm；或者，所述AlxGa1-xN层的厚度为10nm～50nm。3.根据权利要求1所述的半导体器件，其特征在于，所述AlxGa1-xN层中，0.1≤x≤0.5。4.根据权利要求1-3任一项所述的半导体器件，其特征在于，相邻的所述P基区通过所述N-型漂移区间隔，所述Al...

【专利技术属性】
技术研发人员：尹江龙，章剑锋，黄玉恩，
申请(专利权)人：瑞能半导体有限公司，
类型：发明
国别省市：江西,36