高浪涌瞬变电压抑制器制造技术

本发明专利技术涉及高浪涌瞬变电压抑制器。其中，一种双向瞬态电压抑制器配置成一个NPN双极晶体管，引入优化的集电极‑基极结，实现了雪崩模式击穿。在某些实施例中，双向瞬变电压抑制器配置成一个NPN双极晶体管，引入单独优化的集电极‑基极和发射极‑基极结，带有空间分布的优化的结。优化的集电极‑基极和发射极‑基极结都能实现雪崩模式击穿，以提高晶体管的击穿电压。还可选择，单向瞬变电压抑制器配置成一个NPN双极晶体管，其PN结二极管在反向偏压方向上并联到受保护的节点上，并且引入单独优化的双极晶体管的集电极‑基极结和二极管的p‑n结。

High Surge Transient Voltage Suppressor

The invention relates to a high surge transient voltage suppressor. Among them, a bidirectional transient voltage suppressor is configured as a NPN bipolar transistor, and an optimized collector-base junction is introduced to achieve avalanche mode breakdown. In some embodiments, the bidirectional transient voltage suppressor is configured as a NPN bipolar transistor, introducing a separately optimized collector-base and emitter-base junction with a spatially distributed optimized junction. The avalanche mode breakdown can be achieved by optimizing collector, emitter and base junction to improve the breakdown voltage of transistors. Alternatively, the unidirectional transient voltage suppressor is configured as a NPN bipolar transistor whose PN junction diode is parallel to the protected node in the reverse bias direction, and the collector, base junction and P n junction of the individually optimized bipolar transistor are introduced.

【技术实现步骤摘要】
高浪涌瞬变电压抑制器
本专利技术涉及一种高浪涌瞬变电压抑制器。
技术介绍
电压和电流瞬变是造成电子系统中集成电路故障的主要原因。瞬变由系统内部和外部的各种来源产生。例如，造成瞬变的常见来源包括电源的正常开关操作、交流线路波动、闪电瞬变和电磁放电(ESD)瞬变电压抑制器(TVS)是常用于保护集成电路不被集成电路发生的瞬变或过电压造成损坏的独立器件。过电压保护对于消费类器件或物联网器件来说非常重要，因为这些器件经常面临频繁的人工操作，因此非常容易受ESD或瞬变电压等影响而使器件受损。确切地说，电子器件的电源引脚和数据引脚都需要保护，以免受到ESD或开关和闪电瞬变情况的过电压影响。通常来说，电源引脚需要很高的浪涌保护，但是可以承受较高电容的保护器件。同时，可以在很高的数据速度下运行的数据引脚，需要保护器件可以提供带有低电容的浪涌保护，从而不会影响受保护数据引脚的数据速度。用于高浪涌应用的现有的TVS保护电路，在开路基极结构中使用垂直的NPN或PNP双极晶体管结构，以便双向闭锁。当利用TVS保护电源线时，TVS拥有很低的漏电流是非常重要的。流经TVS保护电路的漏电流会产生不必要的功率耗散。现有的高浪涌TVS保护电路通过提高双极晶体管的基极掺杂水平，降低了漏电流。然而，提高基极掺杂会增大双极晶体管的增益，由于较低的双极注入效率，而降低钳位电压。
技术实现思路
本专利技术的目的在于提供一种高浪涌瞬变电压抑制器，解决现有技术存在的问题。本专利技术的技术方案提供了一种瞬变电压抑制器，其包括：第一导电类型的半导体衬底，衬底为重掺杂；第一导电类型的第一外延层，形成在衬底上，第一外延层具有第一厚度；第二导电类型的第二外延层，形成在第一外延层上，第二导电类型与第一导电类型相反；第一导电类型的第一掩埋层以及第二导电类型的第二掩埋层形成在第一外延层中，延伸到第二外延层，第二掩埋层形成在瞬变电压抑制器的中心部分；第二导电类型的第一本体区，形成在瞬变电压抑制器中心部分的第二外延层的第一表面上；第一导电类型的第一重掺杂区，形成在第二外延层第一表面上的第一本体区中；以及第二导电类型的第三掩埋层的区域，形成在第一外延层中，从第二掩埋层开始延伸到半导体衬底，第三掩埋层的区域位于瞬变电压抑制器的中心部分，在第一重掺杂区下方，其中半导体衬底连接到第一电极，第一重掺杂区连接到瞬变电压抑制器的第二电极。可选地，第一掩埋层形成在第二掩埋层外围附近并且包围着第二掩埋层。可选地，第二掩埋层形成在第一外延层中比第一掩埋层的结深度更深的结深处。可选地，第三掩埋层和半导体衬底构成一个集电极-基极结，其第一击穿电压低于第二掩埋层和半导体衬底的结处的击穿电压。可选地，所述的瞬变电压抑制器还包括：第二导电类型的第二本体区，形成在第一重掺杂区和第一本体区的结处，第二本体区比第一本体区更加重掺杂。可选地，第二本体区和第三掩埋层的区域在瞬变电压抑制器中心部分的水平方向上空间分布，水平方向平行于第二外延层的第一表面。可选地，选择第三掩埋层的掺杂水平，使瞬变电压抑制器的击穿电压在正向尖峰方向上优化，选择第二本体区的掺杂水平，使瞬变电压抑制器的闭锁电压在反向尖峰方向上优化。可选地，第三掩埋层包括分离的第一多个掺杂区，分布在第二掩埋层和半导体衬底的结处，第二本体区包括分离的第二多个掺杂区，分布在第一重掺杂区和第一本体区的结处，第一多个掺杂区与第二多个掺杂区在瞬变电压抑制器中心部分的水平方向上交替分开。可选地，第一多个掺杂区和第二多个掺杂区形成带状，第一多个掺杂区和第二多个掺杂区在瞬变电压抑制器的中心部分形成交替的带状。可选地，第一多个掺杂区和第二多个掺杂区作为中心圆，第一多个掺杂区和第二多个掺杂区在瞬变电压抑制器的中心部分形成交替圆。可选地，所述的瞬变电压抑制器，还包括：第一沟槽隔离结构，包围着瞬变电压抑制器的有源区，以提供瞬变电压抑制器的隔离。可选地，第一沟槽隔离结构包括形成沟槽，延伸到第一掩埋层。可选地，所述的瞬变电压抑制器还包括：第一导电类型的沉降区，形成在瞬变电压抑制器的有源区中，靠近第一沟槽隔离结构，沉降区延伸到第一掩埋层；以及第二导电类型的第二重掺杂区，形成在第二外延层的第一表面上，并且与沉降区交界。可选地，所述的瞬变电压抑制器还包括：第二沟槽隔离结构，形成在瞬变电压抑制器的有源区中，包围着瞬变电压抑制器的一部分有源区，第二沟槽隔离结构形成在沉降区和第一重掺杂区之间，沉降区形成在第一沟槽隔离结构和第二沟槽隔离结构之间，其中第二沟槽隔离结构保护瞬变电压抑制器不受来自沉降区和第二重掺杂区之间的结的横向注入的影响。可选地，第二沟槽隔离结构包括形成沟槽，至少延伸到第二外延层中。可选地，第二沟槽隔离结构与沉降区分开。可选地，沉降区和第二重掺杂区形成在距离第一重掺杂区第一距离的地方，选择第一距离，以保护瞬变电压抑制器不受沉降区和第二重掺杂区之间的结的横向注入的影响。可选地，第二导电类型的第二重掺杂区电连接到瞬变电压抑制器的第二电极。可选地，第三掩埋层延伸到第一掩埋层，形成在第二掩埋层外围附近，并且包围着第二掩埋层。可选地，所述的瞬变电压抑制器还包括：第二导电类型的第二本体区，形成在第二重掺杂区和第一本体区的结处，第二本体区比第一本体区更加重掺杂，第二本体区与沉降区交界。可选地，选择第三掩埋层的掺杂水平，以优化瞬变电压抑制器在正向尖峰方向上的击穿电压，选择第二本体区的掺杂水平，以优化瞬变电压抑制器在反向尖峰方向上的闭锁电压。可选地，所述的瞬变电压抑制器还包括：第二沟槽隔离结构，形成在瞬变电压抑制器的有源区中，包围着瞬变电压抑制器的一部分有源区，第二沟槽隔离结构形成在沉降区和第一重掺杂区之间，沉降区形成在第一沟槽隔离结构和第二沟槽隔离结构之间，其中第一沟槽隔离结构包括形成沟槽，延伸到第一掩埋层的一部分，第二沟槽隔离结构包括形成沟槽，延伸到第一掩埋层的另一部分。可选地，第一掩埋层形成在第一外延层中，比第二掩埋层的结深度更浅的地方。可选地，第一掩埋层延伸到半导体衬底中。本专利技术的技术方案提供一种瞬变电压抑制器，其包括：第一导电类型的半导体衬底，衬底为重掺杂；第一导电类型的第一外延层，形成在衬底上，第一外延层具有第一厚度；第二导电类型的第一掺杂区，形成在第一外延层中，第二导电类型与第一导电类型相反，第一掺杂区至少形成在瞬变电压抑制器的中心部分；第一导电类型的第一重掺杂区，形成在第一掺杂区中，在第一外延层的第一表面上；第二导电类型的第一本体区，形成在第一重掺杂区和第一掺杂区的结处，第一本体区比第一掺杂区更加重掺杂；以及第二导电类型的第二掺杂区，形成在第一外延层中，从第一掺杂区延伸到半导体衬底，第二掺杂区位于瞬变电压抑制器的中心部分，在第一重掺杂区下方，第一本体区和第二掺杂区在瞬变电压抑制器中心部分的水平方向上空间分布，水平方向平行于第一外延层的第一表面，其中半导体衬底连接到第一电极，第一重掺杂区连接到瞬变电压抑制器的第二电极。可选地，第一掺杂区包括第二导电类型的全面掺杂区。可选地，第一掺杂区包括第二导电类型的第一掩埋层，形成在半导体衬底上，以及第二导电类型的第二本体区，形成在第一掩埋层上，第二本体区比第一本体区更加重掺杂，第一重掺杂区形成在第二本体区中。可选地，第二掺杂区包括第二导电类型的第二掩本文档来自技高网...

【技术保护点】
1.一种瞬变电压抑制器，其特征在于，包括：第一导电类型的半导体衬底，衬底为重掺杂；第一导电类型的第一外延层，形成在衬底上，第一外延层具有第一厚度；第二导电类型的第二外延层，形成在第一外延层上，第二导电类型与第一导电类型相反；第一导电类型的第一掩埋层以及第二导电类型的第二掩埋层形成在第一外延层中，延伸到第二外延层，第二掩埋层形成在瞬变电压抑制器的中心部分；第二导电类型的第一本体区，形成在瞬变电压抑制器中心部分的第二外延层的第一表面上；第一导电类型的第一重掺杂区，形成在第二外延层第一表面上的第一本体区中；以及第二导电类型的第三掩埋层的区域，形成在第一外延层中，从第二掩埋层开始延伸到半导体衬底，第三掩埋层的区域位于瞬变电压抑制器的中心部分，在第一重掺杂区下方，其中半导体衬底连接到第一电极，第一重掺杂区连接到瞬变电压抑制器的第二电极。

【技术特征摘要】
2017.09.28 US 15/718,5671.一种瞬变电压抑制器，其特征在于，包括：第一导电类型的半导体衬底，衬底为重掺杂；第一导电类型的第一外延层，形成在衬底上，第一外延层具有第一厚度；第二导电类型的第二外延层，形成在第一外延层上，第二导电类型与第一导电类型相反；第一导电类型的第一掩埋层以及第二导电类型的第二掩埋层形成在第一外延层中，延伸到第二外延层，第二掩埋层形成在瞬变电压抑制器的中心部分；第二导电类型的第一本体区，形成在瞬变电压抑制器中心部分的第二外延层的第一表面上；第一导电类型的第一重掺杂区，形成在第二外延层第一表面上的第一本体区中；以及第二导电类型的第三掩埋层的区域，形成在第一外延层中，从第二掩埋层开始延伸到半导体衬底，第三掩埋层的区域位于瞬变电压抑制器的中心部分，在第一重掺杂区下方，其中半导体衬底连接到第一电极，第一重掺杂区连接到瞬变电压抑制器的第二电极。2.权利要求1所述的瞬变电压抑制器，其特征在于，第一掩埋层形成在第二掩埋层外围附近并且包围着第二掩埋层。3.权利要求2所述的瞬变电压抑制器，其特征在于，第二掩埋层形成在第一外延层中比第一掩埋层的结深度更深的结深处。4.权利要求1所述的瞬变电压抑制器，其特征在于，第三掩埋层和半导体衬底构成一个集电极-基极结，其第一击穿电压低于第二掩埋层和半导体衬底的结处的击穿电压。5.权利要求1所述的瞬变电压抑制器，其特征在于，还包括：第二导电类型的第二本体区，形成在第一重掺杂区和第一本体区的结处，第二本体区比第一本体区更加重掺杂。6.权利要求5所述的瞬变电压抑制器，其特征在于，第二本体区和第三掩埋层的区域在瞬变电压抑制器中心部分的水平方向上空间分布，水平方向平行于第二外延层的第一表面。7.权利要求5所述的瞬变电压抑制器，其特征在于，选择第三掩埋层的掺杂水平，使瞬变电压抑制器的击穿电压在正向尖峰方向上优化，选择第二本体区的掺杂水平，使瞬变电压抑制器的闭锁电压在反向尖峰方向上优化。8.权利要求5所述的瞬变电压抑制器，其特征在于，第三掩埋层包括分离的第一多个掺杂区，分布在第二掩埋层和半导体衬底的结处，第二本体区包括分离的第二多个掺杂区，分布在第一重掺杂区和第一本体区的结处，第一多个掺杂区与第二多个掺杂区在瞬变电压抑制器中心部分的水平方向上交替分开。9.权利要求8所述的瞬变电压抑制器，其特征在于，第一多个掺杂区和第二多个掺杂区形成带状，第一多个掺杂区和第二多个掺杂区在瞬变电压抑制器的中心部分形成交替的带状。10.权利要求8所述的瞬变电压抑制器，其特征在于，第一多个掺杂区和第二多个掺杂区作为中心圆，第一多个掺杂区和第二多个掺杂区在瞬变电压抑制器的中心部分形成交替圆。11.权利要求1所述的瞬变电压抑制器，其特征在于，还包括：第一沟槽隔离结构，包围着瞬变电压抑制器的有源区，以提供瞬变电压抑制器的隔离。12.权利要求11所述的瞬变电压抑制器，其特征在于，第一沟槽隔离结构包括形成沟槽，延伸到第一掩埋层。13.权利要求11所述的瞬变电压抑制器，其特征在于，还包括：第一导电类型的沉降区，形成在瞬变电压抑制器的有源区中，靠近第一沟槽隔离结构，沉降区延伸到第一掩埋层；以及第二导电类型的第二重掺杂区，形成在第二外延层的第一表面上，并且与沉降区交界。14.权利要求13所述的瞬变电压抑制器，其特征在于，还包括：第二沟槽隔离结构，形成在瞬变电压抑制器的有源区中，包围着瞬变电压抑制器的一部分有源区，第二沟槽隔离结构形成在沉降区和第一重掺杂区之间，沉降区形成在第一沟槽隔离结构和第二沟槽隔离结构之间，其中第二沟槽隔离结构保护瞬变电压抑制器不受来自沉降区和第二重掺杂区之间的结的横向注入的影响。15.权利要求14所述的瞬变电压抑制器，其特征在于，第二沟槽隔离结构包括形成沟槽，至少延伸到第二外延层中。16.权利要求14所述的瞬变电压抑制器，其特征在于，第二沟槽隔离结构与沉降区分开。17.权利要求13所述的瞬变电压抑制器，其特征在于，沉降区和第二重掺杂区形成在距离第一重掺杂区第一距离的地方，选择第一距离，以保护瞬变电压抑制器不受沉降区和第二重掺杂区之间的结的横向注入的影响。18.权利要求13所述的瞬变电压抑制器，其特征在于，第二导电类型的第二重掺杂区电连接到瞬变电压抑制器的第二电极。19.权利要求18所述的瞬变电压抑制器，其特征在于，第三掩埋层延伸到第一掩埋层，形成在第二掩埋层外围附近，并且包围着第二掩埋层。20.权利要求18所述的瞬变电压抑制器，其特征在于，还包括：第二导电类型的第二本体区，形成在第二重掺杂区和第一本体区的结处，第二本体区比第一本体区更加重掺杂，第二本体区与沉降区交界。21.权利要求20所述的瞬变电压抑制器，其特征在于，选择第三掩埋层的掺杂水平，以优化瞬变电压抑制器...

【专利技术属性】
技术研发人员：雪克·玛力卡勒强斯瓦密，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：开曼群岛,KY