半导体装置制造方法及图纸

本发明专利技术涉及一种半导体装置，具备半导体基板和配设于其上的半导体层，半导体层具有以从与半导体基板相反侧的主面朝向半导体基板延伸至预先决定的深度的方式设置的第一导电类型的第一柱层和第二导电类型的第二柱层，第一柱层和第二柱层在半导体层的活性区域和作为活性区域的周围的区域的终端区域中在与主面平行的方向上交替地设置，与用活性区域中的1组第一柱层和第二柱层的合计宽度规定的柱间距相比，用终端区域中的1组第一柱层和第二柱层的合计宽度规定的柱间距被设定得大，在活性区域和终端区域中都是柱间距内的第一导电类型和第二导电类型的杂质的有效的杂质浓度相等。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及一种半导体装置，特别是涉及一种具有将沿与半导体基板的主面垂直的方向延伸的p型杂质层和n型杂质层在与半导体基板的主面平行的方向上交替地配置而成的超级结构造(SJ构造)的半导体装置。
技术介绍
在功率电子中使用的半导体装置中，在半导体基板的相向的2个主面分别具有主电极、且主电流沿与半导体基板的主面垂直的方向流动的纵型器件是主流。在通常的纵型MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)中，在截止状态时，在漂移层中耗尽层伸长，其作为耐压层发挥功能。在器件为导通状态时，电流经过设置于半导体基板上的漂移层。与半导体基板相比高电阻的漂移层成为器件的主要的电阻成分之一。因而，如果使该漂移层的厚度变薄，则漂移电阻变小，能够降低MOSFET的实质性的导通电阻。另外，也能够通过提高漂移层中的杂质浓度来降低导通电阻。半导体装置的耐压根据该漂移层中的耗尽层宽度而决定。也就是说，如果漂移层的厚度变薄，则半导体装置的耐压下降。另外，如果漂移层的杂质浓度变高，则在该情况下耗尽层宽度也变短，半导体装置的本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：半导体基板；第一导电类型的半导体层，配设于半导体基板上；第二导电类型的第一杂质区域，选择性地配设于所述半导体层的活性区域的上层部；第一导电类型的第二杂质区域，选择性地配设于所述第一杂质区域的上层部；第一主电极，连接于所述第二杂质区域；栅极绝缘膜，以与所述第二杂质区域、所述第一杂质区域以及所述半导体层连续地相接的方式配设；栅极电极，以隔着所述栅极绝缘膜与所述第二杂质区域、所述第一杂质区域以及所述半导体层相向的方式配设；以及第二主电极，配设于所述半导体基板的与所述半导体层相反的一侧，其中，所述半导体层具有设置成从与所述半导体基板相反侧的主面朝向所述半导体基板延伸至预先决定...

【技术特征摘要】
【国外来华专利技术】2016.08.08 JP 2016-1554461.一种半导体装置，具备：半导体基板；第一导电类型的半导体层，配设于半导体基板上；第二导电类型的第一杂质区域，选择性地配设于所述半导体层的活性区域的上层部；第一导电类型的第二杂质区域，选择性地配设于所述第一杂质区域的上层部；第一主电极，连接于所述第二杂质区域；栅极绝缘膜，以与所述第二杂质区域、所述第一杂质区域以及所述半导体层连续地相接的方式配设；栅极电极，以隔着所述栅极绝缘膜与所述第二杂质区域、所述第一杂质区域以及所述半导体层相向的方式配设；以及第二主电极，配设于所述半导体基板的与所述半导体层相反的一侧，其中，所述半导体层具有设置成从与所述半导体基板相反侧的主面朝向所述半导体基板延伸至预先决定的深度的第一导电类型的第一柱层和第二导电类型的第二柱层，所述第一柱层和所述第二柱层在所述半导体层的所述活性区域和作为所述活性区域的周围的区域的终端区域中在与所述主面平行的方向上交替地设置，所述第一杂质区域设置于所述第二柱层的上层部，与所述栅极绝缘膜相接的所述半导体层是所述第一柱层，被设定成与用所述活性区域中的1组所述第一柱层和所述第二柱层的合计宽度规定的柱间距相比，用所述终端区域中的1组所述第一柱层和所述第二柱层的合计宽度规定的柱间距更大，在所述活性区域和所述终端区域中都是柱间距内的第一导电类型和第二导电类型的杂质的有效的杂质浓度相等。2.根据权利要求1所述的半导体装置，其中，被设定为所述活性区域中的所述第一柱层与所述终端区域中的所述第一柱层的杂质浓度相等，被设定为所...

【专利技术属性】
技术研发人员：古桥壮之，海老原洪平，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP