半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：基底，基底包括第三区和第三区两侧第一区和第二区，基底上具有伪栅极膜和掩膜材料层；去除第一区和部分第三区掩膜材料层，在第一区形成第一掩膜层；以第一掩膜层为掩膜，在第一区形成第一伪栅极层；去除第二区和部分第三区掩膜材料层，在第二区形成第二掩膜层，在第三区形成第三掩膜层，第三掩膜层最大厚度大于第一掩膜层或第二掩膜层厚度；以第二掩膜层为掩膜，在第二区形成第二伪栅极层；在基底上形成第一初始介质膜，第一初始介质膜暴露出第三掩膜层；采用第一刻蚀去除部分第一初始介质膜，暴露出第一掩膜层和第二掩膜层顶部；采用第二刻蚀去除第一掩膜层、第二掩膜层和第三掩膜层。所形成器件性能好。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工艺以及进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述鳍式场效应晶体管在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在鳍式场效应晶体管中所述栅极结构环绕所述鳍部设置，因此，能够从三个面来控制静电，在静电控制方面的性能更加突出。然而，现有技术制备的鳍式场效应晶体管中的栅极层的高度均一性较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高鳍式场效应晶体管中栅极层高度的均一性。为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第三区和位于第三区两侧的第一区和第二区，所述基底上具有由第一区延伸至第二区的伪栅极膜和位于伪栅极膜上的掩膜材料层；采用第一图形化工艺去除所述第一区和部分第三区掩膜材料层和伪栅极膜，在所述第一区基底上形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀第一区伪栅极膜，直至暴露出基底，形成若干第一伪栅极层；在第一图形化工艺之后，采用第二图形化工艺，去除所述第二区和部分第三区的掩膜材料层，在所述第二区基底上形成第二掩膜层，在第三区基底上形成第三掩膜层，所述第三掩膜层的最大厚度大于第一掩膜层或第二掩膜层的厚度；以所述第二掩膜层为掩膜，刻蚀第二区伪栅极膜，直至暴露出基底，形成若干第二伪栅极层；在所述基底上、第一伪栅极层和第二伪栅极层的侧壁、第一掩膜层的侧壁和顶部表面、以及第二掩膜层的侧壁和顶部形成第一初始介质膜，所述第一初始介质膜暴露出第三掩膜层；采用第一刻蚀工艺去除部分第一初始介质膜，直至暴露出第一掩膜层和第二掩膜层顶部，形成第一介质膜；所述第一刻蚀工艺之后，采用第二刻蚀工艺去除第一掩膜层、第二掩膜层和第三掩膜层。可选的，若干所述第一掩膜层的厚度不同；所述第一掩膜层的厚度为：400埃～800埃。可选的，若干所述第二掩膜层的厚度不同；所述第二掩膜层的厚度为：400埃～800埃。可选的，所述第三掩膜层的厚度为：850埃～1000埃。可选的，所述第一介质膜的形成步骤包括：在所述基底上、第一掩膜层侧壁和顶部、第二掩膜层侧壁和顶部以及第三掩膜层的侧壁和顶部形成第一初始介质材料层；平坦化所述第一初始介质材料层，直至暴露出第三掩膜层的顶部表面，形成第一初始介质膜。可选的，所述第一初始介质材料层的材料包括：氧化硅；所述第一初始介质材料层的形成工艺包括：流体化学气相沉积工艺。可选的，所述第一刻蚀工艺为SiCoNi工艺；所述SiCoNi工艺的步骤包括：远程电浆刻蚀；远程电浆刻蚀之后，进行退火处理；所述远程电浆刻蚀工艺的参数为：刻蚀气体包括NF3和NH3，温度为32摄氏度～35摄氏度，频率为20千赫兹～100千赫兹；所述退火处理的参数包括：温度为100摄氏度～120摄氏度。可选的，所述第一刻蚀工艺之后，所述第二刻蚀工艺之前，所述形成方法还包括：继续采用第一刻蚀工艺去除部分第一介质膜，形成第一介质层，所述第一介质层的顶部表面低于第一伪栅极和第二伪栅极层的顶部表面；在所述第一介质层上形成第二介质膜，所述第二介质膜覆盖第一掩膜层、第二掩膜层的侧壁和顶部，且暴露出第三掩膜层顶部；采用第三刻蚀工艺去除部分第二介质膜，直至暴露出第一掩膜层和第二掩膜层顶部。可选的，形成所述第一介质层的过程中，所述第一初始介质膜的去除量为：300埃～1000埃。可选的，所述第二介质膜的形成步骤包括：在所述第一介质层上、第一掩膜层的侧壁和顶部表面、第二掩膜层的侧壁和顶部表面、以及第三掩膜层的侧壁和顶部表面形成第二初始介质膜；平坦化所述第二初始介质膜，直至暴露出第三掩膜层的顶部表面，形成第二介质膜。可选的，所述第二初始介质膜的材料包括：氧化硅；所述第二初始介质膜的形成工艺包括：高密度等离子化学气相沉积工艺。可选的，所述第三刻蚀工艺包括：第一干法刻蚀工艺；所述第一干法刻蚀工艺的参数包括：所述第一干法刻蚀工艺对第二介质膜和对第一掩膜层、第二掩膜层以及第三掩膜层的刻蚀选择比大于5:1。可选的，所述第二刻蚀工艺为第二干法刻蚀工艺；所述第二干法刻蚀工艺对第一掩膜层、第二掩膜层以及第三掩膜层和对第二介质膜的刻蚀选择比大于18:1。可选的，所述形成方法还包括：位于第三区基底上的第三伪栅极层，所述第三伪栅极层的顶部表面具有所述第三掩膜层。可选的，所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。可选的，所述第二刻蚀工艺之后，所述形成方法还包括：去除第一伪栅极层，在第一介质膜内形成第一伪栅开口；在所述第一伪栅开口内形成第一栅极层；去除第二伪栅极层，在第一介质膜内形成第二伪栅开口；在所述第二伪栅开口内形成第二栅极层。可选的，所述第一图形化工艺的步骤包括：在所述第二区和第三区部分掩膜材料层上形成第一光刻胶；以所述第一光刻胶为掩膜，刻蚀第一区和第三区部分掩膜材料层，形成所述第一掩膜层。可选的，所述第二图形化工艺的步骤包括：在所述第一区和第三区部分掩膜材料层上形成第二光刻胶；以所述第二光刻胶为掩膜，刻蚀第二区和第三区部分掩膜材料层，形成所述第二掩膜层和第三掩膜层；所述第一光刻胶在基底上具有第一投影，所述第二光刻胶在基底上具有第二投影，所述第二投影和第一投影在所述第三区部分重叠。本专利技术还提供一种半导体结构，其特征在于，包括：基底，所述基底包括第三区和位于第三区两侧的第一区和第二区；位于第一区基底上的第一伪栅极层；位于第二区基底上的第二伪栅极层；位于基底上的第一介质膜，所述第一介质膜覆盖第一伪栅极层和第二伪栅极层的侧壁。可选的，所述半导体结构还包括：位于第三区基底上的第三伪栅极层。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，先后形成第一伪栅极层和第二伪栅极层，以分别满足第一区和第二区不同器件的性能要求。形成所述第一伪栅极层和第二伪栅极层之后，采用第一刻蚀工艺去除部分第一初始介质膜，第一刻蚀工艺刻蚀速率均匀，用于形成表面平坦的第一介质层膜。由于第一初始介质膜与所述第一掩膜层的材料不同，则所述第一初始介质膜与第一掩膜层具有不同的刻蚀选择比，使所述第一掩膜层在第一刻蚀工艺过程中能够对第一伪栅极层顶部进行保护，因此，所述第一刻蚀工艺过程中，若干所述第一伪栅极层顶部未被损耗，因此，若干第一伪栅极层的高度相同。相应的，所述第一刻蚀工艺之后，若干第二伪栅极层的高度相同。所述第一刻蚀工艺之后，采用第二刻蚀工艺去除第一掩膜层、第二掩膜层和第三掩膜层。由于第一掩膜层与第一伪栅极层的材料不同，使得第一掩膜层与第一伪栅极层具有较大的刻蚀选择比，因此，尽管第三掩膜层的厚度大于第一掩膜层的厚度，所述第二刻蚀工艺过程对第一伪栅极层的损耗仍较小，使得所述第二刻蚀工艺之后，若干第一伪栅极层高度差较小。所述第一伪栅极层的高度决定后续第一栅极层本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第三区和位于第三区两侧的第一区和第二区，所述基底上具有由第一区延伸至第二区的伪栅极膜和位于伪栅极膜上的掩膜材料层；采用第一图形化工艺去除所述第一区和部分第三区的掩膜材料层，在第一区形成若干第一掩膜层；以所述第一掩膜层为掩膜，刻蚀第一区伪栅极膜，直至暴露出基底，形成若干第一伪栅极层；在第一图形化工艺之后，采用第二图形化工艺，去除所述第二区和部分第三区的掩膜材料层，在第二区基底上形成若干第二掩膜层，在第三区基底上形成第三掩膜层，所述第三掩膜层的最大厚度大于第一掩膜层或第二掩膜层的厚度；以所述第二掩膜层为掩膜，刻蚀第二区伪栅极膜，直至暴露出基底，形成若干第二伪栅极层；在所述基底上、第一伪栅极层和第二伪栅极层的侧壁、第一掩膜层的侧壁和顶部表面、以及第二掩膜层的侧壁和顶部表面形成第一初始介质膜，所述第一初始介质膜暴露出第三掩膜层；采用第一刻蚀工艺去除部分第一初始介质膜，直至暴露出第一掩膜层和第二掩膜层顶部，形成第一介质膜；所述第一刻蚀工艺之后，采用第二刻蚀工艺去除第一掩膜层、第二掩膜层和第三掩膜层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第三区和位于第三区两侧的第一区和第二区，所述基底上具有由第一区延伸至第二区的伪栅极膜和位于伪栅极膜上的掩膜材料层；采用第一图形化工艺去除所述第一区和部分第三区的掩膜材料层，在第一区形成若干第一掩膜层；以所述第一掩膜层为掩膜，刻蚀第一区伪栅极膜，直至暴露出基底，形成若干第一伪栅极层；在第一图形化工艺之后，采用第二图形化工艺，去除所述第二区和部分第三区的掩膜材料层，在第二区基底上形成若干第二掩膜层，在第三区基底上形成第三掩膜层，所述第三掩膜层的最大厚度大于第一掩膜层或第二掩膜层的厚度；以所述第二掩膜层为掩膜，刻蚀第二区伪栅极膜，直至暴露出基底，形成若干第二伪栅极层；在所述基底上、第一伪栅极层和第二伪栅极层的侧壁、第一掩膜层的侧壁和顶部表面、以及第二掩膜层的侧壁和顶部表面形成第一初始介质膜，所述第一初始介质膜暴露出第三掩膜层；采用第一刻蚀工艺去除部分第一初始介质膜，直至暴露出第一掩膜层和第二掩膜层顶部，形成第一介质膜；所述第一刻蚀工艺之后，采用第二刻蚀工艺去除第一掩膜层、第二掩膜层和第三掩膜层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，若干所述第一掩膜层的厚度不同；所述第一掩膜层的厚度为：400埃～800埃。3.如权利要求1所述的半导体结构的形成方法，其特征在于，若干所述第二掩膜层的厚度不同；所述第二掩膜层的厚度为：400埃～800埃。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三掩膜层的厚度为：850埃～1000埃。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一初始介质膜的形成步骤包括：在所述基底上、第一掩膜层侧壁和顶部、第二掩膜层侧壁和顶部、以及第三掩膜层的侧壁和顶部形成第一初始介质材料层；平坦化所述第一初始介质材料层，直至暴露出第三掩膜层的顶部表面，形成第一初始介质膜。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一初始介质材料层的材料包括：氧化硅；所述第一初始介质材料层的形成工艺包括：流体化学气相沉积工艺。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为SiCoNi工艺；所述SiCoNi工艺的步骤包括：远程电浆刻蚀；远程电浆刻蚀之后，进行退火处理；所述远程电浆刻蚀工艺的参数为：刻蚀气体包括NF3和NH3，温度为32摄氏度～35摄氏度，频率为20千赫兹～100千赫兹；所述退火处理的参数包括：温度为100摄氏度～120摄氏度。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺之后，所述第二刻蚀工艺之前，所述形成方法还包括：继续采用第一刻蚀工艺去除部分第一介质膜，形成第一介质层，所述第一介质层的顶部表面低于第一伪栅极和第二伪栅极层的顶部表面；在所述第一介质层上形成第二介质膜，所述第二介质膜覆盖第一掩膜层、第二掩膜层的侧壁和顶部，且暴露出第三掩膜层顶部；采用第三刻蚀工艺去除部分...

【专利技术属性】
技术研发人员：邓武锋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31