一种半导体器件的结构和形成方法技术

本发明专利技术公开了一种半导体器件的结构，使用常规半导体衬底进行半导体器件的制造，通过堆叠工艺和背面沟槽工艺，使得无需使用SOI衬底，就可制造出全隔离的NMOS和PMOS器件；同时，通过背面N+注入和P+注入、背面接触孔和背面金属层工艺，实现了NMOS的P阱接地，PMOS的N阱接电源；并且，背面接触孔在硅衬底上进行密集排布，可以减小串联电阻和增加导热性，从而避免了SOI器件的浮体效应和自加热效应，防止了器件性能的劣化。本发明专利技术还公开了一种半导体器件的结构的形成方法。

【技术实现步骤摘要】
一种半导体器件的结构和形成方法
本专利技术涉及半导体加工
，更具体地，涉及一种半导体器件的结构和形成方法。
技术介绍
半个世纪以来，半导体产业一直按照摩尔定律按部就班地进行晶体管尺寸的缩小、晶体管密度的提高和性能的提升。然而，随着平面结构的体硅晶体管器件尺寸越来越接近物理极限，摩尔定律也越来越接近于它的终结；因此，一些被称为“非经典CMOS”的半导体器件新结构被提出。这些技术包括FinFET、碳纳米管和绝缘体上硅(silicononinsulator，SOI)等。通过这些新结构可以将半导体器件的性能进一步提升。其中，SOI技术由于其工艺简单和性能优越引起了广泛关注。SOI是一种将器件制作在绝缘层上而非传统硅衬底上，从而实现单个晶体管的全介质隔离的技术。相比传统的平面体硅工艺，SOI技术具有高速、低功耗和集成度高的优势。但由于其全隔离的器件结构，也同时引起了部分器件参数性能的劣化。如图1所示，其为传统非全耗尽绝缘体上硅器件的截面图。通常SOI硅片通过SIMOX或SMARTCUT技术进行加工，最终形成衬底硅片10、二氧化硅绝缘介质11和器件硅层12的三层结构；然后再在器件硅层12中本文档来自技高网...

【技术保护点】
1.一种半导体器件的结构，其特征在于，包括：设于半导体衬底正面和背面的多个结构；其中，设于所述半导体衬底正面的结构包括：位于所述半导体衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；位于所述半导体衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；设于所述半导体衬底背面的结构包括：位于所述半导体衬底的背面上的背面沟槽隔离和重掺杂注入区；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述重掺杂注入区相连位于所述阱区的上方；位于所述半导体衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述重掺杂注入层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。

【技术特征摘要】
1.一种半导体器件的结构，其特征在于，包括：设于半导体衬底正面和背面的多个结构；其中，设于所述半导体衬底正面的结构包括：位于所述半导体衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；位于所述半导体衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；设于所述半导体衬底背面的结构包括：位于所述半导体衬底的背面上的背面沟槽隔离和重掺杂注入区；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述重掺杂注入区相连位于所述阱区的上方；位于所述半导体衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述重掺杂注入层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。2.根据权利要求1所述的半导体器件的结构，其特征在于，由所述多个背面接触孔构成背面接触孔阵列。3.根据权利要求1所述的半导体器件的结构，其特征在于，所述背面沟槽隔离中填充有介质材料。4.根据权利要求1所述的半导体器件的结构，其特征在于，所述半导体器件的结构为NMOS或PMOS结构。5.根据权利要求1所述的半导体器件的结构，其特征在于，所述半导体器件的结构为NMOS和PMOS交替排列的结构，所述NMOS和PMOS之间通过上下对准的浅沟槽隔离和背面沟槽隔离所形成的全隔离结构相隔离。6.根据权利要求4或5所述的半导体器件的结构，其特征在于，当所述半导体器件的结构为NMOS结构时，所述阱区为P阱，所述重掺杂注入区为P+注入区；当所述半导体器件的结构为PMOS结构时，所述阱区为N阱，所述重掺杂注入区为N+注入区。7.一种半导体器件的结构的形成方法，其特征...

【专利技术属性】
技术研发人员：顾学强，范春晖，王言虹，奚鹏程，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31