一种半导体器件的结构和形成方法技术

本发明专利技术公开了一种半导体器件的结构，使用常规半导体衬底进行半导体器件的制造，通过堆叠工艺和背面沟槽工艺，使得无需使用SOI衬底，就可制造出全隔离的NMOS和PMOS器件；同时，通过背面N+注入和P+注入、背面接触孔和背面金属层工艺，实现了NMOS的P阱接地，PMOS的N阱接电源；并且，背面接触孔在硅衬底上进行密集排布，可以减小串联电阻和增加导热性，从而避免了SOI器件的浮体效应和自加热效应，防止了器件性能的劣化。本发明专利技术还公开了一种半导体器件的结构的形成方法。

【技术实现步骤摘要】
一种半导体器件的结构和形成方法
本专利技术涉及半导体加工
，更具体地，涉及一种半导体器件的结构和形成方法。
技术介绍
半个世纪以来，半导体产业一直按照摩尔定律按部就班地进行晶体管尺寸的缩小、晶体管密度的提高和性能的提升。然而，随着平面结构的体硅晶体管器件尺寸越来越接近物理极限，摩尔定律也越来越接近于它的终结；因此，一些被称为“非经典CMOS”的半导体器件新结构被提出。这些技术包括FinFET、碳纳米管和绝缘体上硅(silicononinsulator，SOI)等。通过这些新结构可以将半导体器件的性能进一步提升。其中，SOI技术由于其工艺简单和性能优越引起了广泛关注。SOI是一种将器件制作在绝缘层上而非传统硅衬底上，从而实现单个晶体管的全介质隔离的技术。相比传统的平面体硅工艺，SOI技术具有高速、低功耗和集成度高的优势。但由于其全隔离的器件结构，也同时引起了部分器件参数性能的劣化。如图1所示，其为传统非全耗尽绝缘体上硅器件的截面图。通常SOI硅片通过SIMOX或SMARTCUT技术进行加工，最终形成衬底硅片10、二氧化硅绝缘介质11和器件硅层12的三层结构；然后再在器件硅层12中进行CMOS(即NMOS和PMOS)器件的制造，最后进行接触孔13和后道金属互连15制作，形成电路结构。由于NMOS和PMOS管被沟槽隔离16和二氧化碳介质层12包围，因此实现了器件和器件之间的全隔离。但由于器件被全隔离，图1中的NMOS和PMOS的体区14就无法和电源或地形成有效连接，形成所谓的浮体效应。虽然可以通过器件版图对浮体效应进行改善，但由于体区14电阻较大，当体接触区离开沟道区较远时浮体效应还是会表现出来，从而造成MOS管输出曲线的异常。同时，体区14下方的二氧化硅12导热性较差，造成了器件的自加热效应，使得器件的载流子迁移率下降，器件性能劣化。此外，SOI硅片的制备工艺复杂，制造成本较高。因此，需要一种新型半导体器件，可以使用较低成本的半导体衬底进行制造，而无需使用SOI硅片，同时可以避免SOI器件的浮体效应和自加热效应。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种半导体器件的结构和形成方法。为实现上述目的，本专利技术的技术方案如下：一种半导体器件的结构，包括：设于半导体衬底正面和背面的多个结构；其中，设于所述半导体衬底正面的结构包括：位于所述半导体衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；位于所述半导体衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；设于所述半导体衬底背面的结构包括：位于所述半导体衬底的背面上的背面沟槽隔离和重掺杂注入区；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述重掺杂注入区相连位于所述阱区的上方；位于所述半导体衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述重掺杂注入层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。进一步地，由所述多个背面接触孔构成背面接触孔阵列。进一步地，所述背面沟槽隔离中填充有介质材料。进一步地，所述半导体器件的结构为NMOS或PMOS结构。进一步地，所述半导体器件的结构为NMOS和PMOS交替排列的结构，所述NMOS和PMOS之间通过上下对准的浅沟槽隔离和背面沟槽隔离所形成的全隔离结构相隔离。进一步地，当所述半导体器件的结构为NMOS结构时，所述阱区为P阱，所述重掺杂注入区为P+注入区；当所述半导体器件的结构为PMOS结构时，所述阱区为N阱，所述重掺杂注入区为N+注入区。一种半导体器件的结构的形成方法，包括：提供一半导体衬底，在所述半导体衬底的正面上形成浅沟槽隔离，NMOS的P阱、N+源漏和栅极，PMOS的N阱、P+源漏和栅极；在所述半导体衬底的正面表面上淀积形成后道介质层，并在后道介质层中形成接触孔和后道金属互连层；将所述半导体衬底进行倒置，使所述后道介质层的表面与一载片进行粘合；然后进行第一退火；对所述半导体衬底进行背面减薄，使减薄后的所述半导体衬底厚度小于N阱和P阱的注入深度；在所述半导体衬底的背面上形成背面沟槽，在背面沟槽内进行介质填充，形成与浅沟槽隔离上下相连并对准的背面沟槽隔离，从而形成NMOS和PMOS之间的全隔离结构；在NMOS的P阱中进行P+注入，在PMOS的N阱中进行N+注入；然后进行第二退火，进行N+注入和P+注入的激活；在所述半导体衬底的背面表面上淀积形成背面介质层，并在背面介质层中进行背面接触孔的定义和填充，使背面接触孔在背面介质层中进行密集排布，构成背面接触孔阵列，从而形成背面接触孔与N+注入、P+注入之间的欧姆接触；在背面接触孔上形成背面金属层，通过背面金属层和电源、地的连接，来实现N阱和P阱的电源连接和地连接。进一步地，所述半导体衬底为硅、锗、碳化硅或氮化镓衬底，或磷化铟的单质衬底，或磷化铟的化合物衬底。进一步地，所述背面沟槽隔离中的填充介质为二氧化硅、氮化硅和氮氧化硅中的一种或几种。进一步地，所述第二退火为激光退火或低温退火。从上述技术方案可以看出，本专利技术使用常规半导体衬底进行半导体器件的制造，通过堆叠工艺和背面沟槽工艺，使得无需使用SOI衬底，就可制造出全隔离的NMOS和PMOS器件；同时，通过背面N+注入和P+注入、背面接触孔和背面金属层工艺，实现了NMOS的P阱接地，PMOS的N阱接电源；并且，背面接触孔在硅衬底上进行密集排布，可以减小串联电阻和增加导热性，从而避免了SOI器件的浮体效应和自加热效应，防止了器件性能的劣化。附图说明图1是一种传统的非全耗尽绝缘体上硅器件的结构示意图。图2是本专利技术一较佳实施例的一种半导体器件的结构的示意图。图3-图10是本专利技术一较佳实施例的一种半导体器件的结构的形成方法的工艺步骤示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参考图2，图2是本专利技术一较佳实施例的一种半导体器件的结构的示意图。如图2所示，本专利技术的一种半导体器件的结构，包括设于半导体衬底22正面和背面的多个结构。半导体衬底22可采用硅、锗、碳化硅或氮化镓衬底，或磷化铟的单质衬底，或磷化铟的化合物衬底。下面将以硅衬底为例加以说明。其中，本专利技术的半导体器件的结构可以是NMOS或PMOS结构；或者，本专利技术的半导体器件的结构也可以是NMOS和PMOS交替排列的结构。以下以NMOS和PMOS交替排列的结构来对本专利技术进行详细介绍。请参考图2。本专利技术的一种半导体器件的结构中，设于硅衬底22正面的结构可包括：设于硅衬底22的正面上的浅沟槽隔离21，NMOS的P阱25、N+源漏23和栅极20，PMOS的N阱25’、P+源漏23’和栅极20’。设于硅衬底22的正面表面上的后道介质层32，以及位于后道介质层32中的后道金属互连层31。后道金属互连层31通过接触孔30与硅衬底22之间实现连接。请参考图2。同时，本专利技术的一种半导体器件的结构中，设于硅衬底22背面的结构包括：设于硅衬底22的背面上的本文档来自技高网...

【技术保护点】
1.一种半导体器件的结构，其特征在于，包括：设于半导体衬底正面和背面的多个结构；其中，设于所述半导体衬底正面的结构包括：位于所述半导体衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；位于所述半导体衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；设于所述半导体衬底背面的结构包括：位于所述半导体衬底的背面上的背面沟槽隔离和重掺杂注入区；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述重掺杂注入区相连位于所述阱区的上方；位于所述半导体衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述重掺杂注入层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。

【技术特征摘要】
1.一种半导体器件的结构，其特征在于，包括：设于半导体衬底正面和背面的多个结构；其中，设于所述半导体衬底正面的结构包括：位于所述半导体衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；位于所述半导体衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；设于所述半导体衬底背面的结构包括：位于所述半导体衬底的背面上的背面沟槽隔离和重掺杂注入区；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述重掺杂注入区相连位于所述阱区的上方；位于所述半导体衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述重掺杂注入层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。2.根据权利要求1所述的半导体器件的结构，其特征在于，由所述多个背面接触孔构成背面接触孔阵列。3.根据权利要求1所述的半导体器件的结构，其特征在于，所述背面沟槽隔离中填充有介质材料。4.根据权利要求1所述的半导体器件的结构，其特征在于，所述半导体器件的结构为NMOS或PMOS结构。5.根据权利要求1所述的半导体器件的结构，其特征在于，所述半导体器件的结构为NMOS和PMOS交替排列的结构，所述NMOS和PMOS之间通过上下对准的浅沟槽隔离和背面沟槽隔离所形成的全隔离结构相隔离。6.根据权利要求4或5所述的半导体器件的结构，其特征在于，当所述半导体器件的结构为NMOS结构时，所述阱区为P阱，所述重掺杂注入区为P+注入区；当所述半导体器件的结构为PMOS结构时，所述阱区为N阱，所述重掺杂注入区为N+注入区。7.一种半导体器件的结构的形成方法，其特征...

【专利技术属性】
技术研发人员：顾学强，范春晖，王言虹，奚鹏程，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31