形成半导体装置的方法制造方法及图纸

本揭示内容公开了一种形成半导体装置的方法。方法包括提供具有基板和在基板之上的硬罩幕层的装置；形成心轴于硬罩幕层之上；沉积材料层于心轴的多个侧壁上；植入掺杂剂到材料层中；使用心轴和材料层作为蚀刻罩幕来执行蚀刻制程于硬罩幕层上，从而形成图案化硬罩幕层，其中蚀刻制程同时产生沉积于图案化硬罩幕层的多个侧壁上的介电层，介电层含有掺杂剂；以及通过使用图案化硬罩幕层和介电层共同作为蚀刻罩幕蚀刻基板来形成鳍片。

Method of Forming Semiconductor Devices

This disclosure discloses a method for forming a semiconductor device. The method includes providing a device with a hard cover layer on a substrate and on a substrate; forming a mandrel on a hard cover layer; depositing a material layer on multiple side walls of the mandrel; implanting dopants into the material layer; using a mandrel and a material layer as an etching mask to perform etching processes on the hard cover layer, thereby forming a patterned hard cover layer, in which the etching process is simultaneously generated and deposited on the hard cover layer. The dielectric layer on the side walls of the patterned hard cover layer contains dopants, and the fin is formed by using the patterned hard cover layer and dielectric layer together as the etching substrate of the etching cover.

【技术实现步骤摘要】
形成半导体装置的方法
本专利技术实施例是有关一种形成半导体装置的方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业历经了指数级的发展。集成电路的材料和设计的技术进步，已经产生了数代的集成电路，其中每一代具有比上一代更小且更复杂的电路。在集成电路的发展过程中，功能密度(即每个晶片面积具有的互连装置数量)一般在几何尺寸(即以制造制程可以制造的最小组件(或线))减小的同时增加。这种缩减过程通常通过提高生产效率和降低相关成本来提供益处。这种缩减也增加了处理和制造集成电路的复杂性。例如，现今已引入了多栅极装置，致力于通过增加栅极－通道耦合来提高栅极控制、减少关闭状态电流、以及减少短通道效应(short-channeleffect，SCE)。其中，鳍式场效晶体管(finfield-effecttransistor，FinFET)即是一种前述的引入的多栅极装置。鳍式场效晶体管的名称是来自于它的鳍片状结构，此结构自基板上延伸形成，并用于形成场效晶体管通道。鳍式场效晶体管与传统的互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)制程是相容的，并且其立体结构允许它们在维持栅极控制和缓和短通道效应的同时，可以积极地缩减。N型鳍式场效晶体管和P型鳍式场效晶体管可能具有不同的材料成分于各别鳍片中(例如，N型鳍式场效晶体管的鳍片中的Si和P型鳍式场效晶体管的鳍片中的SiGe)，这提高了两种类型鳍式场效晶体管的载子移动性，并且提高了装置性能。然而，于鳍片图案化期间，控制鳍片宽度是艰巨的。例如，具有不同材料组成的鳍片在制造过程中，因遭受不同的横向损耗，将导致N型鳍式场效晶体管和P型鳍式场效晶体管之间的鳍片宽度不一致。因此，尽管传统的鳍片图案化方法一般已满足于其预期目的，但其并非在所有方面都能令人满意。
技术实现思路
根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供具有一基板和在基板之上的一硬罩幕层的一装置；形成一心轴于硬罩幕层之上；沉积一材料层于心轴的多个侧壁上；植入一掺杂剂到材料层中；使用心轴和材料层共同作为一蚀刻罩幕来执行一蚀刻制程于硬罩幕层上，从而形成一图案化硬罩幕层，其中蚀刻制程同时产生沉积于图案化硬罩幕层的多个侧壁上的一介电层，介电层含有掺杂剂；以及通过使用图案化硬罩幕层和介电层共同作为一蚀刻罩幕蚀刻基板来形成一鳍片。根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供一基板；形成一心轴于基板之上；形成一掺杂材料层于心轴的多个侧壁和一顶表面上；以及通过移转由心轴和掺杂材料层所共同定义的一图案到基板中来图案化基板。根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供一装置，装置具有在一第一区域和一第二区域中的一半导体层、在第二区域中的半导体层之上的一磊晶层、以及覆盖在第一区域中的半导体层和在第二区域中的磊晶层的一硬罩幕层；形成一第一心轴于第一区域中的硬罩幕层之上，以及形成一第二心轴于第二区域中的硬罩幕层之上；沉积覆盖第一心轴和第二心轴的一材料层；植入一杂质于第二区域中的材料层中；去除在第一区域中的材料层；使用第一心轴和第二心轴作为一蚀刻罩幕来蚀刻硬罩幕层，造成在第一区域中的一第一经蚀刻的硬罩幕特征和在第二区域中的一第二经蚀刻的硬罩幕特征；以及使用第一经蚀刻的硬罩幕特征和第二经蚀刻的硬罩幕特征作为一蚀刻罩幕来蚀刻半导体层和磊晶层，造成在第一区域中的一第一鳍片和在第二区域中的一第二鳍片。附图说明当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1A和图1B揭示根据本揭示内容的各方面的制造半导体装置的方法的流程图；图2～图13为根据本揭示内容的各方面的图1A和图1B的方法的半导体装置于各种阶段的剖面图。具体实施方式以下揭示内容提供许多不同实施例或实例以用于实现本揭示内容的不同特征。下文描述组件及排列的特定实例以简化本揭示内容。当然，此等仅仅为实例，并不旨在限制本揭示内容。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭示内容在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。此外，在随后描述的本揭示内容中，形成一特征于另一特征上、形成一特征以与另一特征相连接和/或形成一特征以耦合至另一特征，可以包括形成特征之间直接接触的实施例，也可以包括形成额外特征于特征之间，从而使特征之间不直接接触的实施例。另外，空间相对用语，诸如“较低”、“较高”、“水平”、“垂直”、“以上”、“之上”、“之下”、“以下”、“向上”、“向下”、“顶部”、“底部”等以及其衍生物(例如“水平地”、“向下地”、“向上地”等)，在此用于简化本揭示内容所示的一个特征与另一个特征的关系。空间相对用语旨在包含具有各种特征的装置的不同方向。本揭示内容一般涉及半导体装置和其制造。更具体地，一些实施例涉及在鳍式场效晶体管的制造期间，图案化鳍片。本揭示内容的目的是提供多种方法，以有效地维持N型鳍式场效晶体管和P型鳍式场效晶体管之间的鳍片宽度保真度。用于N型场效晶体管(n-typefield-effecttransistor，NFET)和用于P型场效晶体管(p-typefield-effecttransistor，PFET)的通道区，可以包括不同的半导体材料。例如，已知某些材料具有比硅更高的空穴移动率，因此将期望能替换作为P型通道材料的硅。具有硅之外的半导体材料的磊晶区域可以形成于硅基板以上，以提供P型场效晶体管的P型通道。例示性材料包括锗(Ge)、硅锗(SiGe)、诸如GaAs、InP、InGaAs、InAs的III－V材料、其组合和/或其它合适的材料。例如，在一半导体装置中，N型鳍式场效晶体管的鳍片可以包括硅(Si)，而P型鳍式场效晶体管的鳍片可以包括硅锗(SiGe)。鳍片可以用任何合适的方法图案化。例如，可以使用一个或多个光微影制程来图案化鳍片，包括双图案化或多图案化制程。通常，双图案化或多图案化制程与光微影和自对准制程相组合，从而允许制造出较小间距的图案，例如，图案的间距将比使用单一、直接的光微影制程而获得的图案的间距还要小。例如，在一实施例中，牺牲层形成于基板上，并使用光微影制程来进行图案化。使用自对准制程，沿着图案化牺牲层的旁边形成分隔物。接着去除牺牲层，然后可以使用剩余的分隔物或心轴来图案化鳍片。然而，在图案化鳍片期间，N型场效晶体管鳍片和P型场效晶体管鳍片中的不同半导体材料，对于蚀刻剂将呈现不同的蚀刻速率，并且在鳍片宽度方面则承受不同的横向损耗。在鳍片图案化的其它步骤中(例如鳍片清洗制程)，也可能导致不同的横向损耗。因此，N型场效晶体管鳍片和P型场效晶体管鳍片可能具有不同的鳍片宽度。例如，具有硅锗的P型场效晶体管鳍片，可能会因为硅锗在蚀刻制程中的相对较高的蚀刻速率本文档来自技高网...

【技术保护点】
1.一种形成半导体装置的方法，其特征在于，包括：提供具有一基板和在该基板之上的一硬罩幕层的一装置；形成一心轴于该硬罩幕层之上；沉积一材料层于该心轴的多个侧壁上；植入一掺杂剂到该材料层中；使用该心轴和该材料层共同作为一蚀刻罩幕来执行一蚀刻制程于该硬罩幕层上，从而形成一图案化硬罩幕层，其中该蚀刻制程同时产生沉积于该图案化硬罩幕层的多个侧壁上的一介电层，该介电层含有该掺杂剂；以及通过使用该图案化硬罩幕层和该介电层共同作为一蚀刻罩幕蚀刻该基板来形成一鳍片。

【技术特征摘要】
2017.08.29 US 15/689,3341.一种形成半导体装置的方法，其特征在于，包括：提供具有一基板和在该基板之上的一硬罩幕层的一装置；形成一心轴于该硬罩幕层之上；沉积一材料层于该心轴的多个侧壁上；植入一掺杂剂到该材料层中；使用该心轴和该材料层共同作为一蚀刻罩幕来执行一蚀刻制程于该硬罩幕层上，从而形成一图案化硬罩幕层，其中该蚀刻制程同时产生沉积于该图案化硬罩幕层的多个侧壁上的一介电层，该介电层含有该掺杂剂；以及通过使用该图案化硬罩幕层和该介电层共同作为一蚀刻罩幕蚀刻该基板来形成一鳍片。2.根据权利要求1所述的形成半导体装置的方法，其特征在于：该基板包括一第一半导体层和在该第一半导体层之上的一第二半导体层，该第一半导体层和该第二半导体层具有不同的材料组成；以及蚀刻该基板包括蚀刻该第二半导体层。3.根据权利要求1所述的形成半导体装置的方法，其特征在于：执行该蚀刻制程包括以一气体执行一干式蚀刻制程；以及该介电层由该掺杂剂和该气体之间的一化学反应产生。4.根据权利要求3所述的形成半导体装置的方法，其特征在于，在该图案化硬罩幕层的所述多个侧壁的一底部的该介电层，相较于在该图案化硬罩幕层的所述多个侧壁的一顶部，具有一较大的厚度。5.根据权利要求1所述的形成半导体装置的方法，其特征在于，植入该掺杂剂包括植入硼，并且在该材料层中的硼的浓度为2x1020cm-3至5x1021cm-3。6.一种形成半导体装置的方法，其特征在于，包括：提供一基板；形成一心轴于该基板之上；形成一掺杂...

【专利技术属性】
技术研发人员：蔡宗裔，陈燕铭，陈殿豪，蔡瀚霆，李宗霖，何嘉政，林铭祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71