一种基于混合便签式存储器的感知写频率数据分配方法组成比例

本发明专利技术提供了一种基于混合SRAM和NVM便签式存储器的存储架构，并提供了基于所述存储架构的数据分配方法，目的是减少NVM上的写操作数量，延长NVM寿命。所述方法包括：在系统架构上，由SRAM和NVM组成便签式存储器，实现混合片上存储器；在程序执行过程中，计算写操作频率和写阈值，当写操作频率小于写阈值时，则认为此数据的写频率较低，应存放在NVM中；当写操作频率大于写阈值时，则认为此数据的写频率较高，应存放在SRAM中。在存放时，若NVM已满，则将当前数据与NVM中写操作次数最多的数据进行比较，选择写操作频率低的存入NVM，写操作频率高的存入SRAM，若SRAM也已满，则存入DRAM。

【技术实现步骤摘要】
一种基于混合便签式存储器的感知写频率数据分配方法
本专利技术设计了一种基于混合SRAM和NVM便签式存储器的感知写频率数据变量分配方法，特别涉及一种可以减少NVM上写操作数量、延长NVM寿命的数据变量分配方法，应用于嵌入式系统，属于嵌入式系统性能优化相关领域。
技术介绍
嵌入式系统需要存储器来存放和执行代码。嵌入式系统的存储器包含Cache、主存和辅助存储器。Cache容量小、速度快，存放的是一段时间微处理器使用最多的程序代码和数据。主存用来存放系统和用户的程序及数据，辅助存储器用来存放大数据量的程序代码或信息。便签式存储器(scratchpadmemory，SPM)是一种高速内部存储器，用于临时存储计算、数据或其他正在进行中的工作。由于SPM是寄存器之后与算术逻辑单元(ALU)最接近的存储器，具有将数据移入和一出主存储器的明确指令，因此，SPM被认为类似于L1高速缓存。与Cache一样，SPM也是片上存储器，但SPM由应用程序显示操作，能够更好地在嵌入式系统中实现应用。由于中央处理器单元(CPU)和存储器之间的性能差距正在扩大，性能优化变得更加重要。目前，便签式存储器已经广泛应用于本文档来自技高网...

【技术保护点】
1.一种基于静态随机存取存储器SRAM和非易失性存储器NVM混合便签式存储器的感知写频率数据变量分配方法，其特征在于包括一个存储体系结构：基于SRAM和NVM的混合片上存储器和基于DRAM的片外主存，并在此体系结构的基础上实现了一个感知写频率的数据变量分配方法，其目的在于减少NVM的写次数，延长NVM的寿命，其动态体现在随着程序的执行，数据变量根据专利技术方法自动在SRAM和NVM之间迁移。

【技术特征摘要】
1.一种基于静态随机存取存储器SRAM和非易失性存储器NVM混合便签式存储器的感知写频率数据变量分配方法，其特征在于包括一个存储体系结构：基于SRAM和NVM的混合片上存储器和基于DRAM的片外主存，并在此体系结构的基础上实现了一个感知写频率的数据变量分配方法，其目的在于减少NVM的写次数，延长NVM的寿命，其动态体现在随着程序的执行，数据变量根据发明方法自动在SRAM和NVM之间迁移。2.根据权利要求1所述的存储体系结构，其特征在于，体系结构中SRAM和NVM共同构成便签式存储器SPM，与CPU相连，主存由DRAM构成，直接与内存控制器相连。从而形成基于SRAM和NVM的混合片上存储器和基于DRAM的片外主存。3.根据权利要求1所述的感知写频率数据变量分配方法，其特征在于，方法可以适应新型存储体系结构，能够计算写阈值和数据变量的写操作频率，动态地将数据变量分配到SRAM和NVM中。4.根...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51