一种改善SONOS存储器之多晶硅薄膜沉积特性的方法技术

本发明专利技术公开一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：步骤S1：提供硅基衬底，并形成SONOS区、选择栅极区、外围逻辑电路区，且已形成高压栅氧化层、原位ONO层；步骤S2：刻蚀去除原位ONO层之阻挡氧化物层；步骤S3：采用ISSG法在原位ONO层的氮化硅层上沉积第一阻挡氧化物层；步骤S4：刻蚀去除位于选择栅极区和外围逻辑电路区处的第一阻挡氧化物层和氮化硅层；步骤S5：采用ISSG法在原位ONO层之第一阻挡氧化物层上沉积第二阻挡氧化物层；步骤S6：多晶硅薄膜沉积；步骤S7：多晶硅栅结构形成。本发明专利技术不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。

A Method for Improving the Deposition Characteristics of Polycrystalline Silicon Films in SONOS Memories

The invention discloses a method for improving the deposition characteristics of polycrystalline silicon film for SONOS memory, including: providing silicon substrate, forming SONOS region, selective gate region and peripheral logic circuit region, and forming high-voltage gate oxide layer and in-situ ONO layer; 2: etching and removing the barrier oxide layer of in-situ ONO layer; and adopting ISSG method to remove the silicon nitride layer of in-situ ONO layer. First barrier oxide layer is deposited on the top; 4: etching removes the first barrier oxide layer and silicon nitride layer located at the selected gate region and the peripheral logic circuit region; 5: ISSG method is used to deposit the second barrier oxide layer on the first barrier oxide layer of the in-situ ONO layer; 6: polycrystalline silicon film deposition; 7: polycrystalline silicon gate structure formation. The invention not only ensures the reliability requirement of SONOS memory, but also reduces wafer warping, which is beneficial to subsequent deposition of polycrystalline silicon film, thereby improving the alignment accuracy of polycrystalline silicon gate structure lithography process, greatly increasing the process window, and the process is stable and controllable, and suitable for batch production.

【技术实现步骤摘要】
一种改善SONOS存储器之多晶硅薄膜沉积特性的方法
本专利技术涉及半导体制造
，尤其涉及一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。
技术介绍
随着市场对FLASH存储器件集成度要求的不断提高，传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS存储器具有单元尺寸小、操作电压低、与CMOS工艺兼容等特点，SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。SONOS存储器用硅基底-隧穿氧化层-氮化硅-阻挡氧化层(blockingoxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)栅堆层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。众所周知地，现有工艺生产的SONOS势必会产生晶圆翘曲严重的问题。因器件及可靠性方面的需求，ONO顶部阻挡氧化层的厚度不能太薄。因此，目前的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重。在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善。这将直接导致后续的步骤，特别是CT等工艺的对准问题，严重影响了器件的可靠性性能。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本专利技术一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。
技术实现思路
本专利技术是针对现有技术中，现有的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重，而且在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善之缺陷提供一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。为实现本专利技术之目的，本专利技术提供一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层；执行步骤S6：多晶硅薄膜沉积；执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。可选地，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等。可选地，所述预设阻挡氧化物层的膜层厚度根据器件之可靠性的设计要求进行设置，并采用一次ISSG法所沉积完成。可选地，所述原位ONO层进一步包括在所述硅基衬底上依次呈叠置形成的遂穿氧化层、氮化硅层、阻挡氧化物层。可选地，所述原位ONO层之第一阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。可选地，所述原位ONO层之第二阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。可选地，所述第一阻挡氧化物层和所述第二阻挡氧化物层的膜层厚度范围均为1～50埃。可选地，形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间。综上所述，本专利技术所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等，同时使得形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间，不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。附图说明图1所示为本专利技术改善SONOS存储器之多晶硅薄膜沉积特性的方法之流程图；图2～图8所示为本专利技术改善SONOS存储器之多晶硅薄膜沉积特性的方法所针对的SONOS器件之阶段性结构示意图。具体实施方式为详细说明本专利技术创造的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。随着市场对FLASH存储器件集成度要求的不断提高，传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS存储器具有单元尺寸小、操作电压低、与CMOS工艺兼容等特点，SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。SONOS存储器用硅基底-隧穿氧化层-氮化硅-阻挡氧化层(blockingoxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)栅堆层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。众所周知地，现有工艺生产的SONOS势必会产生晶圆翘曲严重的问题。因器件及可靠性方面的需求，ONO顶部阻挡氧化层的厚度不能太薄。因此，目前的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重。在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善。这将直接导致后续的步骤，特别是CT等工艺的对准问题，严重影响了器件的可靠性性能。请参阅图1，图1所示为本专利技术改善SONOS存储器之多晶硅薄膜沉积特性的方法之流程图。所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层，使得采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等；执行步骤S6：多晶硅薄膜沉积；执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。为了更直观的揭露本专利技术之技术特征，凸显本专利技术之有益效果，现结合具体实施方式，对本文档来自技高网...

【技术保护点】
1.一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层；执行步骤S6：多晶硅薄膜沉积；执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。

【技术特征摘要】
1.一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层；执行步骤S6：多晶硅薄膜沉积；执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。2.如权利要求1所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设...

【专利技术属性】
技术研发人员：刘政红，董立群，张强，黄冠群，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31