一种半导体器件及其制造方法技术

本申请公开了一种半导体器件及其制造方法。在该方法中，对接在一起的第一堆叠结构和第二堆叠结构中的沟道孔内的功能层分别形成，而非在对接以后，通过一步工艺同时形成，因此，在形成第二堆叠结构之前，就将第一堆叠结构底部的存储器层刻蚀掉，相较于上下两层堆叠结构的沟道孔的纵横比，一层堆叠结构的沟道孔的纵横比要小一半，因此，本申请提供的方法能够降低沟道孔底部的存储器层的刻蚀工艺难度，同理，也能降低存储阵列公共源极的刻蚀工艺难度。此外，在本申请提供的方法中，上下堆叠结构沟道孔内的功能层分别形成，如此，提高了薄膜均匀性，改善了结构或应力方面的问题。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本申请涉及存储器
，尤其涉及一种半导体器件及其制造方法。
技术介绍
3DNAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是由交替堆叠的金属栅层和层间绝缘层结合垂直沟道孔组成。相同面积条件下，垂直堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见的存储结构的字线堆叠层数可达数十上百层。为了提高3DNAND存储器的存储密度，出现了堆叠3DNAND存储器。该堆叠3DNAND存储器由至少两个堆叠结构对接在一起形成。目前，堆叠3DNAND存储器的制造工艺中，一般均是在堆叠结构对接后，再通过一步工艺形成沟道孔内部的存储器的功能层，其中，存储器功能层包括存储器层和沟道层。如此，现有的堆叠3DNAND存储器的制造工艺存在以下问题：1、由于多个堆叠结构的对接，导致沟道孔的纵横比较大，因而，沟道孔底部的存储器层的刻蚀工艺存在较大难度。2、同样，由于较大纵横比的沟道孔，3DNAND存储器的存储阵列公共源极的刻蚀也存在较大难度。3、此外，上下堆叠结构的沟道孔内的功能层均在堆叠在一起后通过一步工艺形成，导致薄膜均匀性较差，而且会产生结构或应力方面的问题。
技术实现思路
有鉴于此，本申请提供了一种半导体器件及其制造方法，以解决上述堆叠3DNAND存储器制造过程中存在的技术问题。为了解决上述技术问题，本申请采用了如下技术方案：一种半导体器件，包括：衬底，位于所述衬底上方的第一堆叠结构，所述第一堆叠结构包括贯穿所述第一堆叠结构的第一沟道孔，所述第一沟道孔内形成有存储器的功能层；位于所述第一堆叠结构上方的栅连接层，所述栅连接层上形成有开口，所述开口位于所述第一沟道孔的上方；位于所述开口内的插塞结构，所述插塞结构与第一沟道孔内的功能层连接；以及覆盖所述栅连接层及所述插塞结构的第二堆叠结构，所述第二堆叠结构包括贯穿所述第二堆叠结构的第二沟道孔，所述第二沟道孔内形成有存储器的功能层；所述第二沟道孔内的功能层通过所述插塞结构与第一沟道孔的功能层连接。可选地，所述开口的横向尺寸大于所述第一沟道孔的径向尺寸。可选地，所述半导体器件还包括：形成于所述栅连接层上的栅氧化层。可选地，所述半导体器件还包括：位于所述第二沟道孔内且靠近所述第二沟道孔上表面的漏极塞。可选地，所述栅连接层或插塞结构的材料为多晶硅。可选地，所述栅多晶硅为未掺杂或低掺杂多晶硅，所述低掺杂多晶硅的掺杂浓度不高于1019cm-3。可选地，所述栅连接层为金属栅材料层。可选地，所述金属栅材料层为金属钨层。可选地，所述半导体器件还包括：位于所述栅连接层上方的绝缘层。可选地，所述绝缘层为氧化硅层。一种半导体器件的制造方法，包括：在衬底上形成第一堆叠结构，所述第一堆叠结构包括贯穿所述第一堆叠结构的第一沟道孔，所述第一沟道孔内形成有存储器的功能层；所述第一堆叠结构的顶层为栅材料层，或者顶层为绝缘层，且次顶层为栅材料层；刻蚀所述第一堆叠结构，以在所述第一沟道孔的上方形成开口，所述开口的底表面低于所述栅材料层的下表面；在所述开口内形成插塞结构，所述插塞结构与第一沟道孔的功能层连接；形成覆盖所述栅材料层及所述插塞结构的第二堆叠结构，所述第二堆叠结构包括贯穿所述第二堆叠结构的第二沟道孔，所述第二沟道孔内形成有存储器的功能层；所述第二沟道孔内的功能层通过所述插塞结构与第一沟道孔的功能层连接。可选地，所述刻蚀所述第一堆叠结构，以在所述第一沟道孔的上方形成开口，具体包括：干法刻蚀所述第一堆叠结构，以在所述第一沟道孔的上方形成开口；通过所述开口横向刻蚀所述栅材料层，使所述开口的横向尺寸大于所述第一沟道孔的径向尺寸。可选地，在所述第一沟道孔的上方形成开口之后，在所述开口内形成插塞结构之前，还包括：在栅材料层的侧壁形成栅氧化层。可选地，所述栅材料层为多晶硅层，所述通过所述开口横向刻蚀所述栅材料层，具体包括：采用TMAH溶液通过所述开口横向刻蚀所述栅材料层。可选地，所述栅材料层为多晶硅层，所述在栅材料层的侧壁形成栅氧化层，具体包括：原位氧化所述栅材料层，以在所述栅材料层的侧壁上形成栅氧化层。可选地，所述栅材料层或插塞结构的材料为未掺杂或低掺杂多晶硅，所述低掺杂多晶硅的掺杂浓度不高于1019cm-3。可选地，形成插塞结构之后，形成第二堆叠结构之前，还包括：在所述插塞结构的上方形成刻蚀阻挡层；所述形成覆盖所述栅材料层及所述插塞结构的第二堆叠结构，具体包括：在所述插塞结构以及所述栅材料层的上方形成第二堆叠结构；刻蚀位于所述第一沟道孔上方的第二堆叠结构直至到达所述刻蚀阻挡层，形成第二沟道孔；去除所述刻蚀阻挡层，以使所述第二沟道孔与所述插塞结构接触连接；在所述第二沟道孔内形成存储器的功能层。可选地，形成第二堆叠结构之后，还包括：在所述第二沟道孔内且靠近所述第二沟道孔上表面区域形成漏极塞，所述漏极塞与所述第二沟道孔内的沟道层接触连接，其中，所述功能层包括所述沟道层。可选地，所述第一堆叠结构和所述第二堆叠结构均由层间绝缘层和牺牲层交替层叠而成，所述在形成漏极塞之后，还包括：将所述第一堆叠结构和所述第二堆叠结构中的牺牲层替换为金属栅层。可选地，在形成第二堆叠结构之前，还包括：去除位于所述第一堆叠结构顶层的绝缘层。相较于现有技术，本申请具有以下有益效果：基于以上技术方案可知，本申请提供的半导体器件的制造方法中，对接在一起的第一堆叠结构和第二堆叠结构中的沟道孔内的功能层分别形成，而非在对接以后，通过一步工艺同时形成，因此，在形成上层堆叠结构即第二堆叠结构之前，就将底层堆叠结构即第一堆叠结构底部的存储器层刻蚀掉，相较于上下两层堆叠结构的沟道孔的纵横比，一层堆叠结构的沟道孔的纵横比要小一半，因此，本申请提供的方法能够降低沟道孔底部的存储器层的刻蚀工艺难度，同理，也能降低存储阵列公共源极的刻蚀工艺难度。此外，在本申请提供的方法中，上下堆叠结构沟道孔内的功能层分别形成，如此，提高了薄膜均匀性，改善了结构或应力方面的问题。附图说明为了清楚地理解本申请的技术方案，下面将描述本申请具体实施方式时用到的附图做一简要说明。图1是本申请实施例一提供的3DNAND存储器的制造方法流程示意图；图2(1)至图2(16)是本申请实施例一提供的3DNAND存储器的制造方法一系列制程对应的剖面结构示意图；图3是本申请实施例提供的一种3DNAND存储器的结构示意图；图4是本申请实施例二提供的3DNAND存储器的制造方法流程示意图；图5(1)至图5(3)是本申请实施例二提供的3DNAND存储器的制造方法一系列制程对应的剖面结构示意图；图6是本申请实施例三提供的3DNAND存储器的制造方法流程示意图；图7(1)至图7(4)是本申请实施例三提供的3DNAND存储器的制造方法一系列制程对应的剖面结构示意图；图8是本申请实施例四提供的3DNAND存储器的制造方法流程示意图；图9(1)至图9(3)是本申请实施例四提供的3DNAND存储器的制造方法一系列制程对应的剖面结构示意图。具体实施方式如
技术介绍
部分，现有的3DNAND存储器的制造工艺存在多个问题，为了解决该多个问题，本申请提供了一种3DNAND存储器的制造方法。该制造方法中，对接在一起的第一堆叠结构和第二堆叠结构中的沟道孔内的功能层分别形成，而非在对接以后本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底，位于所述衬底上方的第一堆叠结构，所述第一堆叠结构包括贯穿所述第一堆叠结构的第一沟道孔，所述第一沟道孔内形成有存储器的功能层；位于所述第一堆叠结构上方的栅连接层，所述栅连接层上形成有开口，所述开口位于所述第一沟道孔的上方；位于所述开口内的插塞结构，所述插塞结构与第一沟道孔内的功能层连接；以及覆盖所述栅连接层及所述插塞结构的第二堆叠结构，所述第二堆叠结构包括贯穿所述第二堆叠结构的第二沟道孔，所述第二沟道孔内形成有存储器的功能层；所述第二沟道孔内的功能层通过所述插塞结构与第一沟道孔的功能层连接。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，位于所述衬底上方的第一堆叠结构，所述第一堆叠结构包括贯穿所述第一堆叠结构的第一沟道孔，所述第一沟道孔内形成有存储器的功能层；位于所述第一堆叠结构上方的栅连接层，所述栅连接层上形成有开口，所述开口位于所述第一沟道孔的上方；位于所述开口内的插塞结构，所述插塞结构与第一沟道孔内的功能层连接；以及覆盖所述栅连接层及所述插塞结构的第二堆叠结构，所述第二堆叠结构包括贯穿所述第二堆叠结构的第二沟道孔，所述第二沟道孔内形成有存储器的功能层；所述第二沟道孔内的功能层通过所述插塞结构与第一沟道孔的功能层连接。2.根据权利要求1所述的半导体器件，其特征在于，所述开口的横向尺寸大于所述第一沟道孔的径向尺寸。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：形成于所述栅连接层上的栅氧化层。4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述第二沟道孔内且靠近所述第二沟道孔上表面的漏极塞。5.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述栅连接层或插塞结构的材料为多晶硅。6.根据权利要求5所述的半导体器件，其特征在于，所述栅多晶硅为未掺杂或低掺杂多晶硅，所述低掺杂多晶硅的掺杂浓度不高于1019cm-3。7.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述栅连接层为金属栅材料层。8.根据权利要求7所述的半导体器件，其特征在于，所述金属栅材料层为金属钨层。9.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述栅连接层上方的绝缘层。10.根据权利要求9所述的半导体器件，其特征在于，所述绝缘层为氧化硅层。11.一种半导体器件的制造方法，其特征在于，包括：在衬底上形成第一堆叠结构，所述第一堆叠结构包括贯穿所述第一堆叠结构的第一沟道孔，所述第一沟道孔内形成有存储器的功能层；所述第一堆叠结构的顶层为栅材料层，或者顶层为绝缘层，且次顶层为栅材料层；刻蚀所述第一堆叠结构，以在所述第一沟道孔的上方形成开口，所述开口的底表面低于所述栅材料层的下表面；在所述开口内形成插塞结构，所述插塞结构与第一沟道孔的功能层连接；形成覆盖所述栅材料层及所述插塞结构的第二堆叠结构，所述第二堆叠结构包括贯穿所述第二堆叠结构的第二沟道孔，所述第二沟道孔内形成有...

【专利技术属性】
技术研发人员：刘峻，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42