具有贯穿阵列触点的三维存储器件及其形成方法技术

公开了具有贯穿阵列触点(TAC)的三维(3D)存储器件及其形成方法的实施例。在示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层。形成垂直延伸穿过电介质堆叠层的沟道结构。形成垂直延伸穿过电介质堆叠层的第一开口。间隔层形成在第一开口的侧壁上。通过在第一开口中沉积与间隔层接触的导体层来形成垂直延伸穿过电介质堆叠层的TAC。在形成TAC之后形成垂直延伸穿过电介质堆叠层的缝隙。通过用多个导体层穿过缝隙替换电介质/牺牲层对中的牺牲层，在衬底上形成包括多个导体/电介质层对的存储堆叠层。

3-D Memory Device with Throughout Array Contacts and Its Formation Method

An embodiment of a three-dimensional (3D) memory device with a penetrating array contact (TAC) and its forming method is disclosed. In an example, a method for forming a 3D memory device is disclosed. A dielectric stacking layer comprising a plurality of dielectric/sacrificial layer pairs is formed on the substrate. A channel structure extending vertically through the dielectric stacking layer is formed. A first opening extending vertically through the dielectric stacking layer is formed. The spacer layer is formed on the side wall of the first opening. A TAC extending vertically through the dielectric stack layer is formed by depositing a conductor layer in contact with the spacer layer in the first opening. After the formation of TAC, a gap extending vertically through the dielectric stacking layer is formed. By replacing the sacrificial layer of the dielectric/sacrificial layer pair with a plurality of conductor layers through a gap, a storage stack layer comprising a plurality of conductor/dielectric layer pairs is formed on the substrate.

【技术实现步骤摘要】
【国外来华专利技术】具有贯穿阵列触点的三维存储器件及其形成方法
技术介绍
本公开的实施例涉及三维(3D)存储器件及其制造方法。通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储阵列和用于控制进出存储阵列的信号的外围设备。
技术实现思路
本文公开了3D存储器件及其制造方法的实施例。在一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层。形成垂直延伸穿过电介质堆叠层的沟道结构。形成垂直延伸穿过电介质堆叠层的第一开口。间隔层形成在第一开口的侧壁上。通过在第一开口中沉积与间隔层接触的导体层来形成垂直延伸穿过电介质堆叠层的贯穿阵列触点(TAC)。在形成TAC之后形成垂直延伸穿过电介质堆叠层的缝隙。通过用多个导体层穿过缝隙替换电介质/牺牲层对中的牺牲层，在衬底上形成包括多个导体/电介质层对的存储堆叠层。在另一示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层。形成垂直延伸穿过电介质堆叠层的沟道结构。形成垂直延伸穿过电介质堆叠层的虚设沟道结构。同时蚀刻穿过电介质堆叠层的第一开口和在电介质堆叠层外部的第二开口。同时形成第一开口的侧壁上的第一间隔层和第二开口的侧壁上的第二间隔层。沉积导体层以(i)填充在第一开口中以形成TAC以及(ii)填充在第二开口中以形成外围触点。在形成TAC和外围设备之后形成垂直延伸穿过电介质堆叠层的缝隙。通过用多个导体层穿过缝隙替换电介质/牺牲层对中的牺牲层，在衬底上形成包括多个导体/电介质层对的存储堆叠层。在又一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层。形成垂直延伸穿过电介质堆叠层的沟道结构。同时蚀刻穿过电介质堆叠层的第一开口、在电介质堆叠层外部的第二开口和穿过电介质堆叠层的第三开口。第三开口的横向尺寸小于第一和第二开口的横向尺寸。沉积电介质层以(i)完全填充在第三开口中以形成虚设沟道结构以及(ii)部分填充在第一开口和第二开口中。去除电介质层的沉积在第一开口的底表面上和第二开口的底表面上的部分。沉积导体层以(i)填充在第一开口中以形成TAC以及(ii)填充在第二开口中以形成外围触点。在形成TAC和外围设备之后形成垂直延伸穿过电介质堆叠层的缝隙。通过用多个导体层穿过缝隙替换电介质/牺牲层对中的牺牲层，在衬底上形成包括多个导体/电介质层对的存储堆叠层。在不同的示例中，3D存储器件包括衬底、衬底上的包括多个导体/电介质层对的存储堆叠层、垂直延伸穿过存储堆叠层中的导体/电介质层对的沟道结构、垂直延伸穿过存储堆叠层中的导体/电介质层对的TAC、以及虚设沟道结构，所述虚设沟道结构用电介质层完全填充，并垂直延伸穿过存储堆叠层中的导体/电介质层对。附图说明并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与说明书一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。图1示出了根据本公开的一些实施例的示例性3D存储器件的横截面。图2A-2E示出了根据本公开的一些实施例的用于形成3D存储器件的沟道结构的示例性制造工艺。图3A-3F示出了根据本公开的各种实施例的用于形成3D存储器件的TAC、外围触点和虚设沟道结构的示例性制造工艺。图4A-4C示出了根据本公开的一些实施例的用于形成3D存储器件的TAC、外围触点和虚设沟道结构的另一示例性制造工艺。图5A-5B示出了根据本公开的一些实施例的用于形成3D存储器件的缝隙结构和字线触点的示例性制造工艺。图6是根据一些实施例的用于形成3D存储器件的示例性方法的流程图。图7A是根据本公开的一些实施例的用于在开口的侧壁上形成间隔层的示例性方法的流程图。图7B是根据本公开的一些实施例的用于在开口的侧壁上形成间隔层的另一示例性方法的流程图。图8是根据本公开的一些实施例的用于形成3D存储器件的另一示例性方法的流程图。将参考附图来描述本公开的实施例。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数使用或传达复数使用。另外，术语“基于”可以被理解为不一定旨在传达一组排他性的因素，而是可以替代地，至少部分地取决于上下文，允许存在不一定明确描述的其他因素。应当容易理解，本公开中的“在…上”、“在…之上”和“在…上方”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…之上”或“在…上方”不仅表示“在”某物“之上”或“上方”的含义，而且还可以包括其“在”某物“之上”或“上方”且其间没有居间特征或层(即，直接在某物上)的含义。此外，诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。如本文中使用的，术语“衬底”是指向其上增加后续材料的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以横向、竖直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连本文档来自技高网...

【技术保护点】
1.一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层；形成垂直延伸穿过所述电介质堆叠层的沟道结构；形成垂直延伸穿过所述电介质堆叠层的第一开口；在所述第一开口的侧壁上形成间隔层；通过在所述第一开口中沉积与所述间隔层接触的导体层，形成垂直延伸穿过所述电介质堆叠层的贯穿阵列触点(TAC)；在形成所述TAC之后，形成垂直延伸穿过所述电介质堆叠层的缝隙；以及通过用多个导体层穿过所述缝隙替换所述电介质/牺牲层对中的牺牲层，在所述衬底上形成包括多个导体/电介质层对的存储堆叠层。

【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层；形成垂直延伸穿过所述电介质堆叠层的沟道结构；形成垂直延伸穿过所述电介质堆叠层的第一开口；在所述第一开口的侧壁上形成间隔层；通过在所述第一开口中沉积与所述间隔层接触的导体层，形成垂直延伸穿过所述电介质堆叠层的贯穿阵列触点(TAC)；在形成所述TAC之后，形成垂直延伸穿过所述电介质堆叠层的缝隙；以及通过用多个导体层穿过所述缝隙替换所述电介质/牺牲层对中的牺牲层，在所述衬底上形成包括多个导体/电介质层对的存储堆叠层。2.如权利要求1所述的方法，还包括在形成所述第一开口之前，在所述电介质堆叠层的一侧形成阶梯结构。3.如权利要求2所述的方法，还包括形成多个字线触点，每个字线触点与所述阶梯结构中的所述导体/电介质层对的导体层中的相应一个导体层接触。4.如权利要求1-3中任一项所述的方法，还包括通过在所述缝隙中沉积导体层来形成缝隙结构。5.如权利要求1-4中任一项所述的方法，还包括在形成所述第一开口之前，形成垂直延伸穿过所述电介质堆叠层的虚设沟道结构。6.如权利要求1-5中任一项所述的方法，其中形成所述第一开口包括同时蚀刻穿过所述电介质堆叠层的所述第一开口和在所述电介质堆叠层外部的第二开口。7.如权利要求6所述的方法，其中形成所述TAC包括将所述导体层沉积在所述第一开口中以形成所述TAC并且沉积在所述第二开口中以形成外围触点。8.如权利要求1-7中任一项所述的方法，其中在所述第一开口的侧壁上形成所述间隔层包括：在所述第一开口的侧壁和底表面上沉积电介质层；以及去除所述电介质层沉积在所述第一开口的底表面上的部分。9.如权利要求8所述的方法，其中沉积所述电介质层包括原子层沉积(ALD)，并且去除所述电介质层的所述部分包括在所述第一开口的底表面上的各向异性蚀刻。10.如权利要求1-7中任一项所述的方法，其中在所述第一开口的侧壁上形成所述间隔层包括：通过去除所述牺牲层的与所述第一开口的侧壁邻接的部分，来形成多个浅凹陷；沉积填充在所述浅凹陷中以及所述第一开口的侧壁和底表面上的电介质层；以及去除所述电介质层沉积在所述第一开口的底表面上的部分。11.如权利要求10所述的方法，其中，去除所述电介质层的所述部分包括在所述第一开口的侧壁和底表面上的各向同性蚀刻。12.如权利要求1-4中任一项所述的方法，其中形成所述第一开口包括：同时蚀刻穿过所述电介质堆叠层的所述第一开口、在所述电介质堆叠层外部的第二开口、以及穿过所述电介质堆叠层的第三开口，其中所述第三开口的横向尺寸小于所述第一开口和所述第二开口的横向尺寸。13.如权利要求12所述的方法，其中在所述第一开口的侧壁上形成所述间隔层包括：沉积电介质层以(i)完全填充在所述第三开口中以形成虚设沟道结构以及(ii)部分填充在所述第一开口和所述第二开口中；以及去除所述电介质层沉积在所述第一开口的底表面上和所述第二开口的底表面上的部分。14.如权利要求12或13所述的方法，其中所述第一开口、所述第二开口和所述第三开口中的每一个在平面图中具有标称上圆形形状。15.如权利要求1-14中任一项所述的方法，其中所述电介质/牺牲层对中的所述电介质层包括氧化硅，所述电介质/牺牲层对中的所述牺牲层包括氮化硅，并且所述间隔层包括氧化硅。16.一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层；形成垂直延伸穿过所述电介质堆叠层的沟道结构；形成垂直延伸穿过所述电介质堆叠层的虚设沟道结构；同时蚀刻穿过所述电介质堆叠层的第一开口和在所述电介质堆叠层外部的第二开口；同时在所述第一开口的侧壁上形成第一间隔层和在所述第二开口的侧壁上形成第二间隔层；沉积导体层以(i)填充在所述第一开口中以形成贯穿阵列触点(TAC)以及(ii)填充在所述第二开口以形成外围触点；在形成所述TAC和所述外围触点之后，形成垂直延伸穿过所述电介质堆叠层的缝隙；以及通过用多个导体层穿过所述缝隙替换电介质/牺牲层对中的牺牲层，在所述衬底上形成包括多个导体/电介质层对的存储堆叠层。17.如权利要求16所述的方法，还包括在形成所述虚设沟道结构之前，在所述电介质堆叠层的一侧形成阶梯结构。18.如权利要求17所述的方法，还包括形成多个字线触点，每个字线触点与所述阶梯结构中的所述导体/电介质层对的导体层中的相应一个导体层接触。19.如权利要求16-18中任一项所述的方法，还包括通过在所述缝隙中沉积导体层来形成缝隙结构。20.如权利要求16-19中任一项所述的方法，其中在所述第一开口的...

【专利技术属性】
技术研发人员：郭美澜，胡禺石，夏季，朱宏斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42