半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法，该装置包括：基板，其具有第一导电层和比第一导电层设置为更深的第二导电层；大直径凹部，其在基板的主面侧具有尺寸与所述第一导电层和所述第二导电层重叠的开口，所述第一导电层在所述大直径凹部的底部的至少一部分中露出，其中所述大直径凹部的底部与所述第一导电层的上部共面；小直径凹部，其从所述大直径凹部延伸，所述第二导电层在所述小直径凹部的底部露出；导电部件，其设置于由所述大直径凹部和所述小直径凹部构成的连接孔中以将所述第一导电层和所述第二导电层连接；以及层间绝缘膜，其暴露于所述导电部件、所述大直径凹部的底部和所述小直径凹部的顶部。本发明专利技术可实现半导体装置的产率提高。

【技术实现步骤摘要】
半导体装置及其制造方法本申请是申请日为2012年9月27日、专利技术名称为“半导体装置及其制造方法”的申请号为201210375078.2的专利申请的分案申请。
本专利技术涉及一种使不同高度处的导电层在连接孔中露出的半导体装置及其制造方法。
技术介绍
LSI及其它半导体装置由于微细加工工艺所致的高密度集成化，从而实现了小型化和高性能化。在这种高密度集成的半导体装置中，提出了新的理念以减小多层布线的层间连接结构的必需面积。例如，日本专利特开1997-199586号公报公开了一种具有共用接触结构的半导体装置。在该半导体装置中，将不同高度处的导电材料层经由单个连接孔而连接在一起以在多层布线之间实现层间连接。因此，与为每个导电材料层设有连接孔时相比，共用接触结构确保了更小的必需面积，于是实现了高密度集成。如下所述，进行在共用接触结构中形成连接孔的步骤。首先，通过光刻法形成抗蚀剂图形，所述抗蚀剂图形具有与两个不同高度处的导电材料层重叠的开口图形。接下来，将抗蚀剂图形用作掩模以对层间绝缘膜进行蚀刻，直到露出浅层导电材料层为止。接下来，将已经露出的浅层导电材料层用作掩模以对周围的层间绝缘膜进行蚀刻，直到深层导电材料层露出为止。如上所述，使用单个抗蚀剂图形对层间绝缘膜进行蚀刻，于是，形成使得不同导电材料层在连接孔中露出的共用接触结构。然而，在相关技术中，在共用接触结构中形成连接孔的步骤使得在对层间绝缘膜进行蚀刻时，先前露出的浅层导电材料层在长时间段内暴露于等离子体，于是导致浅层导电材料层的过蚀刻。这样，导致在连接孔的侧壁上形成基于金属的沉积物。所述金属基沉积物在灰化处理或化学后处理后未被除去，从而生成粒子且导致产率下降。而且，这种对浅层导电材料层的过度蚀刻可引起导电材料层的彻底穿透。在此情况下，当将最终金属填入连接孔中时，所述金属可仅与导电材料层的侧面接触，于是导致电阻增大。
技术实现思路
鉴于上述情况，本专利技术期望提供一种使得不同高度处的导电材料层在连接孔中露出的半导体装置。所述半导体装置通过抑制浅层导电材料层被过度蚀刻而提高产率。还期望提供一种该半导体装置的制造方法。根据本专利技术的实施方式，提供了一种包括基板和连接孔的半导体装置。基板具有第一导电层和比第一导电层设置为更深的第二导电层。连接孔由大直径凹部和小直径凹部构成。大直径凹部在基板的主面侧具有尺寸与第一导电层和第二导电层重叠的开口。第一导电层在大直径凹部的底部的部分露出。小直径凹部从大直径凹部延伸并挖掘至大直径凹部的底部而形成。第二导电层在小直径凹部的底部露出。在由大直径凹部和小直径凹部构成的连接孔中设有适于将第一导电层和第二导电层连接的导电部件。而且，本专利技术还提供了一种上述配置的半导体装置的制造方法，所述制造方法包括以下步骤。在包括第一导电层和比第一导电层设置为更深的第二导电层的基板上形成大直径抗蚀剂图形。大直径抗蚀剂图形具有使第一导电层和第二导电层的上部露出的开口。基于将该大直径抗蚀剂图形用作掩模的蚀刻，以在基板中形成大直径凹部，使得第一导电层在大直径凹部的底部露出。在基板上形成小直径抗蚀剂图形。小直径抗蚀剂图形在形成有大直径凹部的范围内具有使第二导电层的上部露出的开口。基于将该小直径抗蚀剂图形用作掩模的蚀刻，以在基板中形成小直径凹部，以使得第二导电层在小直径凹部的底部露出。通过以上步骤获得了上述配置的半导体装置。在上述配置的半导体装置及其制造方法中，在形成用于构成连接孔的大直径凹部和小直径凹部时，将大直径抗蚀剂图形和小直径抗蚀剂图形用作掩模以进行蚀刻。因此，设置于不同深度处的第一导电层和第二导电层在连接孔中露出。此时，将覆盖第一导电层的独有的小直径抗蚀剂图形用作掩模而不是将在大直径凹部的底部露出的第一导电层用作掩模以进行蚀刻。这抑制了第一导电层在长时间段内暴露于蚀刻气氛中，于是可以防止第一导电层的过度蚀刻。于是，本专利技术在形成用于使得设置于不同深度处的第一导电层和第二导电层露出的连接孔时，可以防止比第二导电层设置为更浅的第一导电层受到过度蚀刻。这样，防止由于过度蚀刻而打薄第一导电层，于是确保了第一导电层的恰当导电性以及第一导电层和填充部件之间的恰当连接。因此，可实现半导体装置的产率提高。附图说明图1为第一实施方式的半导体装置的主要部件的横截面图；图2A～图2G为表示第一实施方式的半导体装置的制造方法的横截面步骤图；图3A～图3G为表示第二实施方式的半导体装置的制造方法的横截面步骤图；图4A～图4G为表示第三实施方式的半导体装置的制造方法的横截面步骤图；图5A～图5H为表示第四实施方式的半导体装置的制造方法的横截面步骤图；图6A～图6F为表示第五实施方式的半导体装置的制造方法的横截面步骤图；图7A～图7F为表示第六实施方式的半导体装置的制造方法的横截面步骤图；并且图8A～图8F为表示第七实施方式的半导体装置的制造方法的横截面步骤图。具体实施方式下面，说明本专利技术的优选实施方式。应当注意，以下列顺序进行说明：1.第一实施方式(半导体装置的结构)2.第一实施方式(在先前形成的大直径凹部的底部露出的第一布线被小直径抗蚀剂图形覆盖的制造方法)3.第二实施方式(中途停止蚀刻以使得第一布线和第二布线上方的未蚀刻厚度一致的制造方法)4.第三实施方式(将层间绝缘膜用作蚀刻阻挡层以中途停止蚀刻的制造方法)5.第四实施方式(将填充部件填入通过中途停止蚀刻所形成的凹部中的制造方法)6.第五实施方式(在先前形成的小直径凹部中残留用于覆盖第二布线的抗蚀材料的制造方法)7.第六实施方式(中途停止蚀刻以使得第一布线和第二布线上方的未蚀刻厚度一致的制造方法)8.第七实施方式(中途停止蚀刻以使得第一布线和第二布线上方的未蚀刻厚度一致且其中使用硬掩模的制造方法)应当注意，以相同的附图标记表示各实施方式和变型例中的类似部件，且省略了重复说明。<1.第一实施方式(半导体装置的配置)>图1为第一实施方式的半导体装置的主要部件的横截面图。下面，基于该主要部件的横截面图以详述第一实施方式的半导体装置。图1所示的半导体装置1包括基板，该基板由隔着接合部30而接合在一起的第一基板10和第二基板20构成。第一基板10包含第一布线12，且第二基板20包含第二布线22。而且，第一基板10的第一布线12和第二基板20的第二布线22经由贯穿第一基板10的连接孔40而连接在一起。应当注意，第一布线和第二布线为一种形式的导电层。连接孔40的结构和制造方法为第一实施方式的区别特征。下面，以第一基板10、第二基板20和接合部30的顺序详述半导体装置1的配置。[第一基板10]第一基板10包括半导体层11以及沉积于第二基板20侧的布线层13。半导体层11为例如由单晶硅制成的薄的半导体基板。此处未图示的晶体管的源极/漏极例如设置于半导体层11的与布线层13的界面侧。此处未图示的晶体管的栅极例如设置于布线层13的与半导体层11的界面侧。这些电极覆盖有例如由氧化硅制成的层间绝缘膜14。在层间绝缘膜14的凹槽图形中设有例如各由铜制成的多个填充布线。所述多个填充布线之一为第一布线(第一导电层)12。另一方面，虽然此处未图示，但某些填充布线连接至晶体管的源极/漏极和栅极。应当注意，布线层13可具有多层布线结构。在此本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括：基板，其具有第一导电层和比所述第一导电层设置为更深的第二导电层；大直径凹部，其在所述基板的主面侧具有尺寸与所述第一导电层和所述第二导电层重叠的开口，所述第一导电层在所述大直径凹部的底部的至少一部分中露出，其中所述大直径凹部的底部与所述第一导电层的上部共面；小直径凹部，其从所述大直径凹部延伸，所述第二导电层在所述小直径凹部的底部露出；导电部件，其设置于由所述大直径凹部和所述小直径凹部构成的连接孔中以将所述第一导电层和所述第二导电层连接；以及层间绝缘膜，其暴露于所述导电部件、所述大直径凹部的底部和所述小直径凹部的顶部。

【技术特征摘要】
2011.10.04 JP 2011-2198431.一种半导体装置，其包括：基板，其具有第一导电层和比所述第一导电层设置为更深的第二导电层；大直径凹部，其在所述基板的主面侧具有尺寸与所述第一导电层和所述第二导电层重叠的开口，所述第一导电层在所述大直径凹部的底部的至少一部分中露出，其中所述大直径凹部的底部与所述第一导电层的上部共面；小直径凹部，其从所述大直径凹部延伸，所述第二导电层在所述小直径凹部的底部露出；导电部件，其设置于由所述大直径凹部和所述小直径凹部构成的连接孔中以将所述第一导电层和所述第二导电层连接；以及层间绝缘膜，其暴露于所述导电部件、所述大直径凹部的底部和所述小直径凹部的顶部。2.如权利要求1所述的半导体装置，其中，所述基板为接合基板，该接合基板将包含所述第一导电层的第一基板和包含所述第二导电层的第二基板接合在一起。3.一种半导体装置，其包括：接合基板，其具有第一导电层和比所述第一导电层设置为更深的第二导电层，其中，所述接合基板包括第一基板和第二基板，所述第一基板包括所述第一导电层，所述第二基板包括所述第二导电层；绝缘膜；大直径凹部，其在所述接合基板的剖面中，在所述接合基板的主面侧具有尺寸与所述第一导电层的布线的至少一部分和所述第二导电层的布线的至少一部分重叠的开口，其中，所述大直径凹部包括第一阶梯状部分和第二阶梯状部分；小直径凹部，其从所述大直径凹部延伸；导电部件，其设置于由所述大直径凹部和所述小直径凹部构成的连接孔中，其中，所述第一阶梯状部分电连接至所述第一导电层的至少一部分，并且所述第二阶梯状部分仅连接至所述绝缘膜的一部分，并且其中，所述小直径凹部电连接至所述第二导电层。4.如权利要求3所述的半导体装置，其中，所述导电部件将所述第一导电层的布线连接至所述第二导电层的布线。5.如权利要求3所述的半导体装置，其中，所述大直径凹部从所述接合基板的主面侧延伸至所述第一导电层。6.如权利要求5所述的半导体装置，其中，所述小直径凹部从所述大直径凹部延伸至所述第二导电层。7.如权利要求3所述的半导体装置，进一步包括：接合部，其中，所述第一基板在所述接合部处接合至所述第二基板。8.如权利要求7所述的半导体装置，其中，所述第一基板通过粘接剂接合至所述第二基板。9.如权利要求3所述的半导体装置，其中，所述导电部件与所述绝缘膜的至少一部分接触。10.如权利要求3所述的半导体装置，其中，所述小直径凹部与所述大直径凹部不是同心的。11.如权利要求3所述的半导体装置，其中，所述导电部件是导电膜。12.如权利要求3所述的半导体装置，其中，所述绝缘膜是第一层间绝缘膜，其中，所述第一导电层形成在所述第一层间绝缘膜中，并且其中，所述小直径凹部的一部分至少部分地形成在所述第一层间绝缘膜中。13.一种半导体装置的制造方法，该方法包括：在基板中形成第一导电层和在所述第一导电层下方的第二导电层；在所述基板的主面侧形成大直径抗蚀剂图形，所述大直径抗蚀剂图形具有使得所述第一导电层和所述第二导电层的上部露出的开口；将所述大直径抗蚀剂图形用作掩模进行蚀刻以形成大直径凹部，所述第一导电层在所述大直径凹部的底部露出；在所述基板的主面侧形成小直径抗蚀剂图形，所述小直径抗蚀剂图形具有使得所述第二导电层的上部露出的开口；以及将所述小直径抗蚀剂图形用作掩模进行蚀刻以形成小直径凹部，所述第二导电层在所述小直径凹部的底部露出。14.如权利要求13所述的半导体装置，其中，在形成所述大直径凹部和所述小直径凹部后，在由所述大直径凹部和所述小直径凹部构成的连接孔中形成连接至所述第一导电层和所述第二导电层的导电部件。15.一种半导体装置的制造方法，该方法包括：在基板中形成第一导电层和在所述第一导电层下方的第二导电层；在所述基板的主面侧隔着硬掩模层以形成大直径抗蚀剂图形，所述大直径抗蚀剂图形具有使得所述第一导电层和所述第二导电层的上部露出的开口；通过将所述大直径抗蚀剂图形用作掩模以进行蚀刻、对所述硬掩模层进行图形化以形成硬掩模，接着将所述基板蚀刻至不会露出所述第一导...

【专利技术属性】
技术研发人员：深沢正永，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP