用于焊盘开口和沟槽的钝化结构制造技术

提供了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路(IC)。在一些实施例中，层间介电(ILD)层覆盖衬底并且至少部分地限定沟槽。该沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面，并且进一步限定导电焊盘上面的焊盘开口。第二钝化层位于ILD层、导电焊盘和第一钝化层上面，并且进一步内衬焊盘开口中的第一钝化层的侧壁和沟槽中的ILD层的侧壁。此外，第二钝化层相对于ILD层具有低湿气或蒸汽渗透率。本发明专利技术的实施例还涉及用于焊盘开口和沟槽的钝化结构。

Passivation structure for pad opening and groove

Integrated circuits (IC) including enhanced passivation structures for pad openings and grooves are provided. In some embodiments, the interlayer dielectric (ILD) layer covers the substrate and at least partially defines the groove. The groove extends from the top of the ILD layer through the ILD layer to the substrate. The conductive pad is located above the ILD layer. The first passivation layer is located on the ILD layer and the conductive pad, and further restricts the opening of the pad on the conductive pad. The second passivation layer is located above the ILD layer, the conductive pad and the first passivation layer, and is further lined with the side walls of the first passivation layer in the opening of the pad and the side walls of the ILD layer in the groove. In addition, the second passivation layer has low moisture or vapor permeability relative to the ILD layer. The embodiments of the present invention also relate to passivation structures for pad openings and grooves.

【技术实现步骤摘要】
用于焊盘开口和沟槽的钝化结构
本专利技术的实施例涉及用于焊盘开口和沟槽的钝化结构。
技术介绍
基于硅的半导体器件已经成为过去几十年的标准。然而，为了超越基于硅的半导体器件的优势，基于替代材料的半导体器件越来越受到关注。例如，与基于硅的半导体器件相比，基于III-V族半导体材料的半导体器件由于高电子迁移率和宽带隙而受到越来越多的关注。这种高电子迁移率和宽带隙允许改进的性能和高温应用。
技术实现思路
本专利技术的实施例提供了一种集成电路，包括：衬底；层间介电(ILD)层，覆盖所述衬底，其中，所述层间介电层至少部分地限定沟槽，并且其中，所述沟槽从所述层间介电层的顶部延伸穿过所述层间介电层至所述衬底；导电焊盘，位于所述层间介电层上面；第一钝化层，位于所述层间介电层和所述导电焊盘上面，其中，所述第一钝化层限定所述导电焊盘上面的焊盘开口；以及第二钝化层，位于所述层间介电层、所述导电焊盘和所述第一钝化层上面并且进一步内衬所述焊盘开口中的所述第一钝化层的侧壁和所述沟槽中的所述层间介电层的侧壁。本专利技术的另一实施例提供了一种用于形成集成电路的方法，所述方法包括：沉积覆盖衬底的层间介电(ILD)层；在所述层间介电层上面形成导电焊盘；对所述层间介电层实施第一蚀刻以形成沟槽，其中，所述沟槽从所述层间介电层的顶部延伸穿过所述层间介电层至所述衬底；沉积覆盖所述层间介电层和所述导电焊盘的第一钝化层；对所述第一钝化层实施第二蚀刻以在所述导电焊盘上面形成暴露所述导电焊盘的焊盘开口；以及沉积第二钝化层，所述第二钝化层覆盖所述层间介电层、所述导电焊盘和所述第一钝化层，并且进一步内衬所述焊盘开口中的所述第一钝化层的侧壁和所述沟槽中的所述层间介电层的侧壁，其中，所述第二钝化层相对于所述层间介电层具有低湿气或蒸汽渗透率。本专利技术的又一实施例提供了一种集成电路，包括：半导体衬底；III-V族层，覆盖所述半导体衬底；半导体器件，位于所述III-V族层上面并且部分地由所述III-V族层限定；互连结构，覆盖所述半导体器件和所述III-V族层，其中，所述互连结构包括层间介电层、多条引线和多个通孔，其中，所述引线和所述通孔交替堆叠在所述层间介电层中，其中，所述层间介电层和所述III-V族层至少部分地限定沟槽，并且其中，所述沟槽在闭合路径中横向延伸以完全包围所述半导体器件；导电焊盘，位于所述层间介电层上面并且通过所述引线和所述通孔电连接至所述半导体器件；第一钝化层，位于所述层间介电层和所述导电焊盘上面，其中，所述第一钝化层限定所述导电焊盘上面的焊盘开口；以及第二钝化层，位于所述层间介电层、所述导电焊盘和所述第一钝化层上面，并且进一步内衬所述焊盘开口中的所述第一钝化层的侧壁和所述沟槽中的所述层间介电层的侧壁，其中，所述第二钝化层相对于所述层间介电层具有低水蒸气渗透率。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路的一些实施例的截面图。图2A至图2C示出了图1的集成电路的一些更详细的实施例的各个视图。图3A至图3F示出了图1的集成电路的各个可选实施例的截面图。图4至图11示出了用于制造具有用于焊盘开口和沟槽的增强的钝化结构的集成电路的方法的一些实施例的一系列截面图。图12至图16示出了图4至图11的方法的一些可选实施例的一系列截面图。图17示出了图4至图16的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。在一些情况下，集成电路(IC)包括块状硅衬底和覆盖块状硅衬底的氮化镓(GaN)层。多个GaN半导体器件位于GaN层的顶部，并且互连结构覆盖GaN半导体器件和GaN层。互连结构包括层间介电(ILD)层和覆盖ILD层的钝化层。此外，互连结构包括多个导电部件。导电部件包括多条引线、多个通孔和多个焊盘。该焊盘位于ILD层上，ILD层和钝化层之间。引线和通孔交替堆叠在ILD层中并且限定将焊盘电连接至GaN半导体器件的导电路径。焊盘开口由钝化层限定，并且分别位于焊盘上面并且暴露焊盘。贯穿GaN沟槽由钝化层、ILD层和GaN层限定。贯穿GaN沟槽垂直延伸穿过钝化层、ILD层和GaN层至块状硅衬底，并且进一步在闭合路径中横向延伸以完全包围GaN半导体器件和焊盘。贯穿GaN沟槽用作密封环以防止湿气和/或蒸汽从IC的周围环境进入IC。进入IC的湿气和/或蒸气会对导电部件和/或GaN半导体器件造成腐蚀。此外，密封环防止批量制造IC时的晶圆切割期间由锯切管芯引起的裂缝传播通过IC。IC面临的挑战是IC未通过温度、湿度、偏置(THB)试件测试。THB试件测试是将裸IC管芯安装至裸印刷电路板(PCB)并且经受THB测试的工艺。裸IC管芯和裸PCB限定试件(例如，不含模塑料的简化/敞开的封装件)。因为IC管芯是“裸露的”，因此在一些可能的最坏的条件下实施THB测试。在THB试件测试期间，湿气或蒸气(例如，水蒸汽)通过沿着贯穿GaN沟槽的侧壁和焊盘开口的侧壁的疵点进入IC。例如，ILD层和第一钝化层可以是或包括二氧化硅，其具有高湿气和/或蒸气渗透率并且因此是贯穿GaN沟槽的侧壁和焊盘开口的侧壁中的疵点。通过疵点进入IC的湿气或蒸汽可能导致THB试件测试未通过，例如，通过损坏GaN半导体器件或导电部件和/或通过例如引起钝化层的分层。对于后者，湿气或蒸汽可能导致沿着贯穿GaN沟槽的侧壁和焊盘开口的侧壁的氧化物界面处的裂缝。例如，在ILD层和钝化层之间的氧化物至氧化物界面处，贯穿GaN沟槽的侧壁上可能形成裂缝。如另一实例，在对应于焊盘开口的钝化层和焊盘之间的氧化物至金属界面处，在焊盘开口的侧壁上可能形成裂缝。进而这些裂缝可能允许更多的湿气和/或蒸气进入IC，并且可能进一步引起钝化层的分层。鉴于上述，本申请的各个实施例针对包括用于焊盘开口和沟槽的增强的钝化结构的IC。在一些实施例中，IC包括衬底、ILD层、导电焊盘、第一钝化层和第二钝化层。ILD层覆盖衬底并且至少部分地限定沟槽。沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：衬底；层间介电(ILD)层，覆盖所述衬底，其中，所述层间介电层至少部分地限定沟槽，并且其中，所述沟槽从所述层间介电层的顶部延伸穿过所述层间介电层至所述衬底；导电焊盘，位于所述层间介电层上面；第一钝化层，位于所述层间介电层和所述导电焊盘上面，其中，所述第一钝化层限定所述导电焊盘上面的焊盘开口；以及第二钝化层，位于所述层间介电层、所述导电焊盘和所述第一钝化层上面并且进一步内衬所述焊盘开口中的所述第一钝化层的侧壁和所述沟槽中的所述层间介电层的侧壁。

【技术特征摘要】
2017.07.14 US 62/532,570;2018.01.30 US 15/883,7971.一种集成电路，包括：衬底；层间介电(ILD)层，覆盖所述衬底，其中，所述层间介电层至少部分地限定沟槽，并且其中，所述沟槽从所述层间介电层的顶部延伸穿过所述层间介电层至所述衬底；导电焊盘，位于所述层间介电层上面；第一钝化层，位于所述层间介电层和所述导电焊盘上面，其中，所述第一钝化层限定所述导电焊盘上面的焊盘开口；以及第二钝化层，位于所述层间介电层、所述导电焊盘和所述第一钝化层上面并且进一步内衬所述焊盘开口中的所述第一钝化层的侧壁和所述沟槽中的所述层间介电层的侧壁。2.根据权利要求1所述的集成电路，其中，所述第一钝化层部分地限定所述沟槽，其中，所述第二钝化层直接内衬所述沟槽中的所述第一钝化层的额外的侧壁，并且其中，所述第二钝化层直接内衬所述沟槽中的所述层间介电层的侧壁。3.根据权利要求1所述的集成电路，其中，所述第二钝化层在所述沟槽中具有上表面，其中，所述第二钝化层的上表面凹进至所述第二钝化层的顶面和所述层间介电层的顶面之下。4.根据权利要求1所述的集成电路，其中，所述第一钝化层直接内衬所述沟槽中的所述层间介电层的侧壁，其中，所述第二钝化层内衬所述第一钝化层上方的所述层间介电层的侧壁。5.根据权利要求1所述的集成电路，其中，所述第一钝化层在所述沟槽中具有上表面，其中，所述第一钝化层的上表面凹进至所述第一钝化层的顶面和所述层间介电层的顶面之下，其中，所述第二钝化层在所述沟槽中具有上表面，并且其中，所述第二钝化层的上表面凹进至所述第二钝化层的顶面和所述层间介电层的顶面之下。6.根据权利要求1所述的集成电路，其中，所述沟槽中的所述第二钝化层的部分具有U形或V形截面轮廓。7.根据权利要求1所述的集成电路，其中，所述沟槽在闭合路径中横向延伸以完全包围所述层间介电层的中心部分，并且将所述层间介电层的中心部分...

【专利技术属性】
技术研发人员：张铭宏，杨钧沂，黄坤铭，褚伯韬，王升平，郭建利，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71