A 3D NAND flash memory includes: a semiconductor substrate; a stacked structure on the semiconductor substrate, comprising several layers of insulating layers and several layers of conducting layers of staggered layers; a channel structure throughout the stacked structure, comprising a high K gate dielectric layer and a channel sacrificial layer, which are connected in a direction perpendicular to the semiconductor substrate. Continuously distributed, the channel sacrificial layer is located between the high K gate dielectric layer and the insulating layer, and the channel sacrificial layer is separated by the conductive layer in a direction perpendicular to the semiconductor substrate. The performance of the 3D NAND flash memory is improved.
【技术实现步骤摘要】
3D-NAND闪存
本专利技术涉及半导体制造领域，尤其涉及一种3D-NAND闪存。
技术介绍
快闪存储器(FlashMemory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(NORFlashMemory)和与非门闪存(NANDFlashMemory)。相比NORFlashMemory，NANDFlashMemory能提供及高的单元密度，可以达到高存储密度，并且写入和擦除的速度也更快。随着平面型闪存的发展，半导体的生产工艺取得了巨大的进步。但是目前平面型闪存的发展遇到了各种挑战：物理极限，如曝光技术极限、显影技术极限及存储电子密度极限等。在此背景下，为解决平面型闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维(3D)闪存应用而生，例如3D-NAND闪存。然而，现有技术中形成的3D-NAND闪存的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种3D-NAND闪存，以提高3D-NAND闪存的性能。为解决上述问题，本...
【技术保护点】
1.一种3D‑NAND闪存，其特征在于，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错层叠的若干层绝缘层和若干层导电层；贯穿所述堆叠结构的沟道结构，所述沟道结构包括高K栅介质层和沟道牺牲层，所述高K栅介质层在垂直于半导体衬底的方向上连续分布，沟道牺牲层位于所述高K栅介质层和所述绝缘层之间，且沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断。
【技术特征摘要】
1.一种3D-NAND闪存，其特征在于，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错层叠的若干层绝缘层和若干层导电层；贯穿所述堆叠结构的沟道结构，所述沟道结构包括高K栅介质层和沟道牺牲层，所述高K栅介质层在垂直于半导体衬底的方向上连续分布，沟道牺牲层位于所述高K栅介质层和所述绝缘层之间，且沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断。2.根据权利要求1所述的3D-NAND闪存，其特征在于，所述沟道牺牲层的材料和所述高K栅介质层的材料不同；所述沟道牺牲层的材料为氧化硅、氮氧化硅、碳氧化硅或高K介质材料。3.根据权利要求1所述的3D-NAND闪存，其特征在于，所述沟道牺牲层和所述高K栅介质层的总厚度为第一尺寸；所述沟道结构在具有沟道牺牲层和高K栅介质层的位置处对应的直径为第二尺寸，第一尺寸为第二尺寸的2％～30％。4.根据权利要求3所述的3D-NAND闪存，其特征在于，所述第二尺寸为50纳米～500纳米；所述沟道牺牲...
【专利技术属性】
技术研发人员：华文宇，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。