用于减小存储器设备的输入/输出引脚的电容的方法和装置制造方法及图纸

用于减小存储器设备的输入/输出引脚的电容的方法和装置。在一个实施例中，装置包括：层级，所述层级包括交替的第一层和第二层，其中第一层包括第一导电材料并且第二层包括第一介电材料；在层级下面的下金属层；在层级上面的接合焊盘，接合焊盘通过延伸穿过层级的过孔耦合到下金属层；以及形成的穿过层级的部分的第一通道，第一通道围绕过孔，第一通道包括第二介电材料。

Method and device for reducing capacitance of input/output pins of memory devices

Method and device for reducing capacitance of input/output pins of memory devices. In one embodiment, the device includes: a hierarchy comprising alternating first and second layers, in which the first layer comprises the first conductive material and the second layer comprises the first dielectric material; a lower metal layer below the hierarchy; a bonded pad above the hierarchy, which is coupled to the lower metal layer through a hole extending through the hierarchy; and a part formed through the hierarchy. The first channel consists of a second dielectric material, and the first channel is surrounded by a through hole.

【技术实现步骤摘要】
用于减小存储器设备的输入/输出引脚的电容的方法和装置
本公开一般地涉及计算机开发的领域，并且更具体地涉及存储器设备。
技术介绍
存储器设备可以包括一个或多个半导体存储器芯片，每个半导体存储器芯片包括用于存储数据的存储器单元的一个或多个阵列。存储器设备还可以包括多个输入/输出（I/O）引脚，每个输入/输出（I/O）引脚耦合到一个或多个芯片的相应接合焊盘。外部I/O引脚可以允许向存储器设备发送信号或从存储器设备发送信号。附图说明图1图示了根据某些实施例的包括用于减小寄生电容的狭缝通道的存储器芯片的部分的水平横截面。图2图示了根据某些实施例的存储器芯片中的寄生电容的表示。图3图示了根据某些实施例的包括用于减小寄生电容的狭缝通道的存储器芯片中的寄生电容的表示。图4图示了根据某些实施例的包括用于减小寄生电容的狭缝通道的存储器芯片的顶视图。图5A-5D图示了狭缝通道114相对于接触和接合焊盘开口的示例放置。图6图示了根据某些实施例的包括用于减小寄生电容的阶梯通道的存储器芯片的部分的水平横截面。图7图示了根据某些实施例的包括用于减小寄生电容的阶梯通道的存储器芯片的顶视图。图8图示了根据某些实施例的本文档来自技高网...

【技术保护点】
1.一种装置，包括：层级，所述层级包括交替的第一层和第二层，其中第一层包括第一导电材料并且第二层包括第一介电材料；在层级下面的下金属层；在层级上面的接合焊盘，接合焊盘通过延伸穿过层级的过孔耦合到下金属层；以及形成的穿过层级的部分的第一通道，第一通道围绕过孔，第一通道包括第二介电材料。

【技术特征摘要】
2017.06.16 US 15/6253501.一种装置，包括：层级，所述层级包括交替的第一层和第二层，其中第一层包括第一导电材料并且第二层包括第一介电材料；在层级下面的下金属层；在层级上面的接合焊盘，接合焊盘通过延伸穿过层级的过孔耦合到下金属层；以及形成的穿过层级的部分的第一通道，第一通道围绕过孔，第一通道包括第二介电材料。2.如权利要求1所述的装置，进一步包括穿过层级的第二部分的第二通道，第二通道围绕过孔，第二通道包括第二介电材料。3.如权利要求2所述的装置，其中第二通道围绕第一通道。4.如权利要求1-3中的任一项所述的装置，其中通过应用多个掩模并且用每个应用的掩模蚀刻到层级的不同深度来形成第一通道，其中掩模还被用于针对过孔形成通道，每个过孔耦合到层级的相应的第一层。5.如权利要求1-4中的任一项所述的装置，其中通过应用还被用于形成将存储器阵列块与彼此隔离的通道的掩模来形成第一通道。6.如权利要求1-5中的任一项所述的装置，其中在通道的底部处的第一通道的宽度是在3和5微米之间。7.如权利要求1-5中的任一项所述的装置，其中在第一通道的任何深度处的第一通道的宽度是在150和300纳米之间。8.如权利要求1-7中的任一项所述的装置，其中第一介电材料和第二介电材料两者都包括二氧化硅。9.如权利要求1-8中的任一项所述的装置，其中第二介电材料包括二氧化硅。10.如权利要求1-9中的任一项所述的装置，其中层级的第一层的至少部分形成NAND存储器阵列的字线的至少部分。11....

【专利技术属性】
技术研发人员：ML卡尔逊，H朱，GA哈勒，JE戴维斯，KG杜斯曼，J马修，MP维奥莱特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US