半导体器件和制造半导体器件的方法技术

本申请涉及半导体器件和制造半导体器件的方法。在包括非易失性存储器的半导体器件中，未选定位的存储器晶体管的信息在信息写入操作期间被意外擦除。阱区被提供在SOI衬底中限定的块体区的存储器区中。具有LDD区和扩散层的存储器晶体管被提供在所述阱区中。抬升的外延层被提供在所述阱区的所述表面上。所述LDD区从所述阱区的定位在栅电极的侧壁表面正下方的部分提供至所述阱区的定位在所述抬升的外延层正下方的部分。所述扩散层被提供在所述抬升的外延层中。

Semiconductor Devices and Methods of Manufacturing Semiconductor Devices

The present application relates to semiconductor devices and methods for manufacturing semiconductor devices. In semiconductor devices including nonvolatile memory, the information of the unselected memory transistor is accidentally erased during the information writing operation. The well area is provided in the memory area of the block area defined in the SOI substrate. A memory transistor having an LDD region and a diffusion layer is provided in the trap region. The elevated epitaxial layer is provided on the surface of the well area. The LDD region is provided from the part positioned directly below the side wall surface of the gate electrode in the well region to the part positioned directly below the lifted epitaxial layer in the well region. The diffusion layer is provided in the lifted epitaxial layer.

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法相关申请的交叉引用于2017年6月19日提交的包括说明书、附图和摘要的日本专利申请No.2017-119559的公开内容以引用的方式整体并入在本文中。
本专利技术涉及一种半导体器件和制造半导体器件的方法。例如，本专利技术能够优选地用于包括具有电荷存储层的非易失性存储器的半导体器件。
技术介绍
闪速存储器已经被广泛地用作电可写和可擦除的非易失性存储器。例如，日本未经审查的专利申请公布No.2016-72470公开了包括闪速存储器的半导体器件。在闪速存储器的存储器晶体管中，在半导体衬底的阱区中彼此隔开一定的距离提供一对扩散层。栅电极被提供在存在所述一对扩散层之间的沟道的区上方，所述栅电极与所述区之间具有栅极绝缘膜，所述栅极绝缘膜之间中包括电荷存储层。对于选定位的存储器晶体管上的信息写入操作，将电子从阱区注入到电荷存储层以写入信息。对于信息擦除操作，将空穴从栅电极注入到电荷存储层以擦除信息。对于信息读取操作，使用存储器晶体管的阈值电压在其中电子存储在电荷存储层中的情况与其中无电子存储在电荷存储层中的情况之间的差异来读取信息。
技术实现思路
对于选定位的存储器晶体本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底包括半导体基础衬底和半导体层，所述半导体层被形成在所述半导体基础衬底的上方，在所述半导体层与所述半导体基础衬底之间具有绝缘膜；元件区，所述元件区被限定在所述半导体基础衬底和所述半导体层中的每一个中，并且所述元件区包括第一元件区，所述第一元件区被限定在位于所述半导体基础衬底和所述半导体层之一中的半导体区中；半导体元件，所述半导体元件被形成在所述元件区中，并且所述半导体元件包括存储器晶体管，所述存储器晶体管具有存储器栅电极，所述存储器栅电极被设置在位于所述第一元件区中的所述半导体区的表面上方，在所述半导体区的表面和所述存储器栅电极之...

【技术特征摘要】
2017.06.19 JP 2017-1195591.一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底包括半导体基础衬底和半导体层，所述半导体层被形成在所述半导体基础衬底的上方，在所述半导体层与所述半导体基础衬底之间具有绝缘膜；元件区，所述元件区被限定在所述半导体基础衬底和所述半导体层中的每一个中，并且所述元件区包括第一元件区，所述第一元件区被限定在位于所述半导体基础衬底和所述半导体层之一中的半导体区中；半导体元件，所述半导体元件被形成在所述元件区中，并且所述半导体元件包括存储器晶体管，所述存储器晶体管具有存储器栅电极，所述存储器栅电极被设置在位于所述第一元件区中的所述半导体区的表面上方，在所述半导体区的表面和所述存储器栅电极之间具有包含电荷存储层的栅极绝缘膜；抬升部，在所述半导体区的一部分中，在从具有在表面上方设置有所述栅极绝缘膜的所述半导体区的所述表面的位置到高于该表面的位置形成所述抬升部，所述一部分是位于在跨越所述存储器栅电极地、在所述存储器栅电极的栅极长度方向上的第一侧和第二侧中的每一侧上；其中，所述存储器晶体管包括：第一杂质区，所述第一杂质区被形成在从位于所述存储器栅电极的相对的侧壁表面中的每一个侧壁表面的正下方的所述半导体区的一部分到位于所述抬升部的正下方的所述半导体区的一部分，并且所述第一杂质区具有第一杂质浓度；以及第二杂质区，所述第二杂质区被形成在所述抬升部中，并且所述第二杂质区具有比所述第一杂质浓度高的第二杂质浓度。2.根据权利要求1所述的半导体器件，其中，所述半导体区位于所述半导体基础衬底中，其中，所述第一元件区具有阱区，所述阱区具有第一导电类型，其中，所述存储器晶体管被设置在所述阱区中，以及其中，所述第一杂质区被形成在所述阱区的一部分中。3.根据权利要求2所述的半导体器件，其中，所述半导体元件包括在所述阱区中形成的选择晶体管，以及其中，所述选择晶体管以串联方式被电气耦接至所述存储器晶体管。4.根据权利要求2所述的半导体器件，其中，所述半导体区包括：第二元件区，所述第二元件区被限定在所述半导体基础衬底中；以及第三元件区，所述第三元件区被限定在所述半导体层中，以及其中，所述半导体元件包括：第一晶体管，所述第一晶体管被形成在所述第二元件区中；以及第二晶体管，所述第二晶体管被形成在所述第三元件区中，其中，所述第一晶体管以第一电压操作，以及其中，所述第二晶体管以比所述第一电压低的第二电压操作。5.根据权利要求1所述的半导体器件，其中，所述半导体区位于所述半导体层中，以及其中，所述第一杂质区被形成在所述半导体层的一部分中。6.根据权利要求5所述的半导体器件，其中，所述半导体元件包括在所述半导体层中形成的选择晶体管，以及其中，所述选择晶体管以串联方式被电气耦接至所述存储器晶体管。7.根据权利要求5所述的半导体器件，其中，所述半导体区包括：第二元件区，所述第二元件区被限定在所述半导体基础衬底中；以及第三元件区，所述第三元件区被限定在所述半导体层中，以及其中，所述半导体元件包括：第一晶体管，所述第一晶体管被形成在所述第二元件区中；以及第二晶体管，所述第二晶体管被形成在所述第三元件区中，其中，所述第一晶体管以第一电压操作，以及其中，所述第二晶体管以比所述第一电压低的第二电压操作。8.一种制造半导体器件的方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底具有在半导体基础衬底上方形成的半导体层，在所述半导体层与所述半导体基础衬底之间具有绝缘膜；在所述半导体衬底中限定第一区和第二区，并且将位于所述第一区中的所述半导体层和所述绝缘膜去除，以便暴露所述半导体基础衬底并且保留位于所述第二区中的所述半导体层和所述绝缘膜；在包含有在所述第一区中限定第一元件区的步骤的同时，通过在所述半导体衬底中形成隔离区来限定元件区；以及在包含有在所述第一元件区中形成存储器晶体管的步骤的同时，形成半导体元件，其...

【专利技术属性】
技术研发人员：阿部真一郎，桥本孝司，山越英明，大水祐人，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP