The invention relates to an integrated circuit manufacturing method, which relates to integrated circuit technology, including: providing wafers, wafers including a substrate and a first insulating layer, the first insulating layer situated on the substrate; and [2] forming a transistor drain and source on the first insulating layer; and [2] forming a transistor drain and source on the first insulating layer. At least one metal wiring of the gate and passive elements of the transistor is formed thereon; (4) a second insulating layer is formed, and the second insulating layer surrounds the transistor and at least one metal wiring above the first insulating layer; (5) a plurality of connecting holes are formed in the second insulating layer, and one end of the plurality of connecting holes is connected with the first insulating layer. At least one metal wiring above the edge layer and at least one metal wiring above the second insulating layer are formed, and at least one metal wiring above the second insulating layer is connected at the other end of a plurality of connecting holes to form at least one metal wiring above the second insulating layer in order to improve the performance of the passive element.
【技术实现步骤摘要】
集成电路的制造方法及其结构
本专利技术涉及一种集成电路制造技术，尤其涉及一种提高被动元件性能的集成电路制造方法。
技术介绍
在半导体集成电路中，需要主动元件及被动元件来完成一定的功能。常见的主动元件有如晶体管等，常见的被动元件有如电容和电感等。对于被动元件，希望电容和电感的特性越来越好，能实现的电容值越来越大；且在半导体集成电路制造过程中，希望步骤越来越少，制造越来越简单。
技术实现思路
本专利技术的目的在于提供一种集成电路的制造方法，以提高被动元件性能或增加电容的容值。本专利技术提供的集成电路的制造方法，包括：步骤S1，提供一晶圆，晶圆包括衬底和第一层绝缘层，其中所述第一层绝缘层位于所述衬底上；步骤S2，在所述第一层绝缘层之上形成一晶体管的漏极和源极；步骤S3，在所述第一层绝缘层之上形成所述晶体管的栅极及被动元件的至少一金属布线；步骤S4，形成第二层绝缘层，所述第二层绝缘层包围所述晶体管及第一层绝缘层之上的所述至少一金属布线；步骤S5，在所述第二层绝缘层内形成多个连接孔，其中所述多个连接孔的一端连接第一层绝缘层之上的所述至少一金属布线；以及步骤S6，在所述第二层绝缘...
【技术保护点】
1.一种集成电路的制造方法，其特征在于，包括：步骤S1，提供一晶圆，晶圆包括衬底和第一层绝缘层，其中所述第一层绝缘层位于所述衬底上；步骤S2，在所述第一层绝缘层之上形成一晶体管的漏极和源极；步骤S3，在所述第一层绝缘层之上形成所述晶体管的栅极及被动元件的至少一金属布线；步骤S4，形成第二层绝缘层，所述第二层绝缘层包围所述晶体管及第一层绝缘层之上的所述至少一金属布线；步骤S5，在所述第二层绝缘层内形成多个连接孔，其中所述多个连接孔的一端连接第一层绝缘层之上的所述至少一金属布线；以及步骤S6，在所述第二层绝缘层之上形成被动元件的至少一金属布线，且所述多个连接孔的另一端连接第二层...
【技术特征摘要】
1.一种集成电路的制造方法，其特征在于，包括：步骤S1，提供一晶圆，晶圆包括衬底和第一层绝缘层，其中所述第一层绝缘层位于所述衬底上；步骤S2，在所述第一层绝缘层之上形成一晶体管的漏极和源极；步骤S3，在所述第一层绝缘层之上形成所述晶体管的栅极及被动元件的至少一金属布线；步骤S4，形成第二层绝缘层，所述第二层绝缘层包围所述晶体管及第一层绝缘层之上的所述至少一金属布线；步骤S5，在所述第二层绝缘层内形成多个连接孔，其中所述多个连接孔的一端连接第一层绝缘层之上的所述至少一金属布线；以及步骤S6，在所述第二层绝缘层之上形成被动元件的至少一金属布线，且所述多个连接孔的另一端连接第二层绝缘层之上的所述至少一金属布线，以形成至少一被动元件。2.根据权利要求1所述的集成电路的制造方法，其特征在于，还包括：步骤S7，形成第三层绝缘层，所述第三层绝缘层包围第二层绝缘层之上的所述至少一金属布线；步骤S8，形成多个过孔，所述多个过孔的一端连接第二层绝缘层之上的所述至少一金属布线；步骤S9，在所述第三层绝缘层之上形成被动元件的至少一金属布线，且所述多个过孔的另一端连接第三层绝缘层之上的所述至少一金属布线，以形成至少一被动元件。3.根据权利要求2所述的集成电路的制造方法，其特征在于，步骤S7还包括步骤S71，在形成所述第三层绝缘层之前形成一第一阻挡层，所述第一阻挡层位于所述第二层绝缘层上并填充第二层绝缘层之上的所述至少一金属布线之间。4.根据权利要求2所述的集成电路的制造方法，其特征在于，步骤S8还包括步骤S81，在形成所述多个过孔之前形成第二阻挡层和第四绝缘层，其中所述第二阻挡层位于所述第三绝缘层与所述第四绝缘层之间，并所述第二阻挡层填充所述多个过孔之间，所述第四绝缘层填充第三层绝缘层之上的所述至少一金属布线之间，并覆盖第三层绝缘层之上的所述至少一金属布线。5.根据权利要求1所述的集成电路的制造方法，其特征在于，第一层绝缘层之上的所述至少一金属布线包括一第一金属布线和一第二金属布线，其中所述第一金属布线和所述第二金属布线构成一电容的两个电极。6.根据权利要求1所述的集成电路的制造方法，其特征在于，第一层绝缘层之上的所述至少一金属布线包括一第三金属布线，所述第三金属布线为一电感绕组。7.根据权利要求1所述的集成电路的制造方法，其特征在于，第一层绝缘层之上的所述至少一金属布线包括一第一金属布线、一第二金属布线和一第三金属布线，所述多个连接孔包括一第一连接孔、一第二连接孔、一第三连接孔和一第四连接孔，其中所述第一连接孔的一端连接所述第一金属布线，所述第二连接孔的一端连接所述第二金属布线，所述第三连接孔的一端连接所述第三金属布线的一端，所述第四连接孔的一端连接所述第三金属布线的另一端，第二层绝缘层之上的所述至少一金属布线包括一第四金属布线、一第五金属布线及一第六金属布线，所述第一连接孔的另一端连接所述第四金属布线，所述第二连接孔的另一端连接所述第五金属布线，所述第三连接孔的另一端连接所述第六金属布线的一端，所述第四连接孔的另一端连接所述第六金属布线的另一端，以使所述第一金属布线与所述第四金属布线电连接而构成电容的第一电极，所述第二金属布线与所述第五金属布线电连接构成电容的第二电极，所述第三金属布线与所述第六金属布线电连接构成一电感。8.根据权利要求2所述的集成电路的制造方法，其特征在于，第一层绝缘层之上的所述至少一金属布线包括一第一金属布线、一第二金属布线和一第三金属布线，所述多个连接孔包括一第一连接孔、一第二连接孔、一第三连接孔和一第四连接孔，其中所述第一连接孔的一端连接所述第一金属布线，所述第二连接孔的一端连接所述第二金属布线，所述第三连接孔的一端连接所述第三金属布线的一端，所述第四连接孔的一端连接所述第三金属布线的另一端，第二层绝缘层之上的所述至少一金属布线包括一第四金属布线、一第五金属布线及一第六金属布线，所述第一连接孔的另一端连接所述第四金属布线，所述第二连接孔的另一端连接所述第五金属布线，所述第三连接孔的另一端连接所述第六金属布线的一端，所述第四连接孔的另一端连接所述第六金属布线的另一端，所述多个过孔包括一第一过孔、一第二过孔、一第三过孔和一第四过孔，所述第一过孔的一端连接所述第四金属布线，所述第二过孔的一端连接所述第五金属布线，所述第三过孔的一端连接所述第六金属布线的一端，所述第四过孔的...
【专利技术属性】
技术研发人员：叶康，王昌锋，廖端泉，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。