本发明专利技术提供一种基于超结自隔离的耗尽型增强型集成功率器件及其制造方法，其元胞结构包括第一掺杂类型衬底，第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间；本发明专利技术在传统的集成功率器件中引入介质岛与超结，介质岛可以作为掩模板通过自对准形成耗尽型沟道，在传统的耗尽型功率器件工艺流程的基础上节省一张版次，介质岛位于两个相邻的第二掺杂类型阱区之间的上表面位置，可以有效降低增强型超结MOSFET器件的栅电容，进一步改善增强型超结功率器件的开关特性。
【技术实现步骤摘要】
基于超结自隔离的耗尽型增强型集成功率器件及制造方法
本专利技术属于功率半导体器件
，具体涉及一种基于超结自隔离的耗尽型增强型集成功率器件及制造方法。
技术介绍
功率器件是现代电力电子应用的核心器件，快速发展的电力电子技术要求功率器件具有较低的开关损耗与较高的阻断电压，但导通电阻与击穿电压及开关损耗之间的牵制作用限制了功率VDMOS器件的发展与应用。超结MOSFET具有开关速度快，导通电阻低，阻断电压高的特点，良好的符合了现代电力电子技术对功率器件的要求，超结功率器件包括了增强型和耗尽型，相较传统的功率器件，他们具有更低的功耗。因此超结功率器件在驱动电路及充电器等产品上得到广泛应用，但现有的功率器件在产品应用时多采用独立封装的超结功率器件，或者是集成的传统功率器件，这样，不仅占用面积大，漏电大，器件本身性能会相互影响；且制造工艺复杂，成本较高。此外，传统的耗尽型器件，其沟道多采用掩模板的方式形成，这种方式形成的耗尽型沟道器件结构通常由于工艺偏差，及器件结构本身问题会造成器件可靠性降低，沟道不易夹断。因此，并将其具有良好特性的增强型、耗尽型超结功率器件通过集成技术集成到一起，并能保证单个器件本身的特性不变，甚至进一步提高是功率器件市场的需求。鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于超结自隔离的介质岛耗尽型增强型集成功率器件，能有效的降低生产成本，提高功率器件性能，同时进一步提升功率器件应用电路中的集成度和小型化。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于超结自隔离的介质岛耗尽型增强型集成功率器件，能有效的降低生产成本，提高功率器件性能，同时进一步提升功率器件应用电路中的集成度和小型化。为实现上述专利技术目的，本专利技术技术方案如下：一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底，所述第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，所述隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间，所述的第一掺杂类型衬底下方覆盖有漏极金属；所述增强型超结MOSFET包括在第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方的两个第二掺杂类型阱区，所述第二掺杂类型阱中分别设置有相互连接的第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区；两个相邻第二掺杂类型阱区之间的一部分上表面上设置有介质岛，所述介质岛上表面设置有多晶硅栅，所述多晶硅栅上表面覆盖有介质层，所述介质层上表面覆盖有源极金属；所述耗尽型超结MOSFET包括在第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方的两个第二掺杂类型阱区；所述第二掺杂类型阱区中分别设置有相互连接的第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区，所述第二掺杂类型阱区上设置有部分第一掺杂类型轻掺杂耗尽型沟道，所述第一掺杂类型轻掺杂耗尽型沟道连接第二掺杂类型阱区中的第一掺杂类型重掺杂源区与所述第一掺杂类型条，所述第二掺杂类型阱区上设置有多晶硅栅，所述多晶栅下方设置有栅氧化层，位于两个相邻第二掺杂类型阱区之间的一部分上表面上设置有介质岛，所述多晶硅栅上表面覆盖有介质层，所述介质层上覆盖有源极金属；所述器件隔离结构包括部分第二掺杂类型阱区，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区上表面的部分栅氧化层，设置在隔离结构区域的介质岛、设置在介质岛两侧的多晶硅栅、对称的多晶硅栅部分搭到介质岛两侧，覆盖了多晶硅栅及部分介质岛的介质层；第二掺杂类型阱区和第一掺杂类型衬底之间的厚硅层漂移区中交替设置第二掺杂类型条和第一掺杂类型条。作为优选方式，所述第一掺杂类型衬底，与交替的第二掺杂类型条和第一掺杂类型条形成的漂移区之间设有第一掺杂类型Buffer层。作为优选方式，所述第二掺杂类型条通过多次外延与离子注入相结合的方式形成。作为优选方式，所述第二掺杂类型阱区与第二掺杂类型条结合形成的隔离结构，利用单个完整的介质条替代。作为优选方式，所述第二掺杂类型条的宽度大于第一掺杂类型条的宽度。作为优选方式，隔离结构中位于介质岛上方的多晶硅栅连接到一起。所述的隔离结构漂移区部分通过超结条引入结隔离，完全隔离了增强型超结MOSFET、耗尽型超结MOSFET之间的漏电。所述的隔离结构表面通过厚场氧与对称的多晶硅栅相结合的方式，优化器件隔离区域的表面电场，极大提高器件可靠性。为实现上述专利技术目的，本专利技术还提供一种所述的基于超结自隔离的耗尽型增强型集成功率器件的制造方法，包括以下步骤：步骤1：采用第一掺杂类型硅片作为衬底，在其表面进行第一掺杂类型外延，形成第一掺杂类型掺杂外延层；步骤2：制作第二掺杂类型条的区域刻蚀形成沟槽；步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化；步骤4：重复步骤2与步骤3，直到达到设计要求耐压的漂移区厚度；步骤5：进行第一掺杂类型外延；步骤6：对增强型超结MOSFET、耗尽型超结MOSFET及隔离结构所在区域形成第二掺杂类型阱区；注入前预氧，光刻形成第二掺杂类型阱区注入窗口并离子注入，然后进行第二掺杂类型阱区推阱，刻蚀多余氧化层；步骤7：整片JFET注入，场氧化层作为掩模，仅仅有源区注入JFET；步骤8：场氧化；步骤9：腐蚀开有源区，将芯片内除介质岛区域外要形成增强管、耗尽管区域去除场氧化层，在需要介质岛的区域形成图形化的介质岛；步骤10：对耗尽型超结MOSFET区域进行第一掺杂类型轻掺杂耗尽型沟道注入前预氧、进行离子注入，注入剂量根据不同的夹断电压及电流能力调节，进行推结，刻蚀多余氧化层；步骤11：整片淀积栅氧化层及多晶硅栅，对多晶硅进行掺杂、刻蚀形成栅电极；步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区；注入前预氧，离子注入形成第一掺杂类型重掺杂，然后进行推结，刻蚀多余的氧化层；步骤13：整片淀积形成介质层；步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；步骤15：进行第二掺杂类型欧姆接触区的注入前预氧，通过接触孔自对准离子注入形成第二掺杂类型重掺杂区，要求注入的剂量低于步骤12中的第一掺杂类型重掺杂的注入剂量。然后进行推结，刻蚀多余的氧化层；步骤16：淀积形成源极金属，刻蚀源极金属，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；步骤17：进行衬底背部减薄，减薄后淀积漏极金属。作为优选方式，第二掺杂类型条是通过离子注入并推结形成的。作为优选方式，第二掺杂类型条是通过离子注入并控制推结时间形成离散的第二掺杂类型条，隔离结构利用单个完整的介质条形成。本专利技术的有益效果如下：本专利技术在传统的集成功率器件中引入介质岛与超结，一方面，介质岛可以作为掩模板通过自对准形成耗尽型沟道，在传统的耗尽型功率器件工艺流程的基础上节省一张版次，此外，介质岛位于两个相邻的第二掺杂类型阱区之间的上表面位置，可以有效降低增强型超结MOSFET器件的栅电容，进一步改善增强型超结功率器件的开关特性。另一方面，超本文档来自技高网...
【技术保护点】
1.一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底(1)，其特征在于：所述第一掺杂类型衬底(1)上设置有增强型超结MOSFET(22)、耗尽型超结MOSFET(11)和一个隔离结构(13)，两种超结MOSFET器件共用漏极，所述隔离结构(13)设置于增强型超结MOSFET(22)和耗尽型超结MOSFET(11)之间，所述第一掺杂类型衬底下方覆盖有漏极金属(33)；所述增强型超结MOSFET(22)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)，所述第二掺杂类型阱(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)；两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述介质岛(09)上表面设置有多晶硅栅(5)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上表面覆盖有源极金属(10)；所述耗尽型超结MOSFET(11)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)；所述第二掺杂类型阱区(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)，所述第二掺杂类型阱区(3)上设置有部分第一掺杂类型轻掺杂耗尽型沟道(7)，所述第一掺杂类型轻掺杂耗尽型沟道(7)连接第二掺杂类型阱区(3)中的第一掺杂类型重掺杂源区(6)与所述第一掺杂类型条(2)，所述第二掺杂类型阱区(3)上设置有多晶硅栅(5)，所述多晶栅(5)下方设置有栅氧化层(4)，位于两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上覆盖有源极金属(10)；所述器件隔离结构包括部分第二掺杂类型阱区(3)，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区(3)上表面的部分栅氧化层(4)，设置在隔离结构区域的介质岛(09)、设置在介质岛(09)两侧的多晶硅栅(5)、对称的多晶硅栅部分搭到介质岛(09)两侧，覆盖了多晶硅栅(5)及部分介质岛(09)的介质层(9)；第二掺杂类型阱区(3)和第一掺杂类型衬底(1)之间的厚硅层漂移区中交替设置第二掺杂类型条(12)和第一掺杂类型条(2)。...
【技术特征摘要】
1.一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底(1)，其特征在于：所述第一掺杂类型衬底(1)上设置有增强型超结MOSFET(22)、耗尽型超结MOSFET(11)和一个隔离结构(13)，两种超结MOSFET器件共用漏极，所述隔离结构(13)设置于增强型超结MOSFET(22)和耗尽型超结MOSFET(11)之间，所述第一掺杂类型衬底下方覆盖有漏极金属(33)；所述增强型超结MOSFET(22)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)，所述第二掺杂类型阱(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)；两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述介质岛(09)上表面设置有多晶硅栅(5)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上表面覆盖有源极金属(10)；所述耗尽型超结MOSFET(11)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)；所述第二掺杂类型阱区(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)，所述第二掺杂类型阱区(3)上设置有部分第一掺杂类型轻掺杂耗尽型沟道(7)，所述第一掺杂类型轻掺杂耗尽型沟道(7)连接第二掺杂类型阱区(3)中的第一掺杂类型重掺杂源区(6)与所述第一掺杂类型条(2)，所述第二掺杂类型阱区(3)上设置有多晶硅栅(5)，所述多晶栅(5)下方设置有栅氧化层(4)，位于两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上覆盖有源极金属(10)；所述器件隔离结构包括部分第二掺杂类型阱区(3)，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区(3)上表面的部分栅氧化层(4)，设置在隔离结构区域的介质岛(09)、设置在介质岛(09)两侧的多晶硅栅(5)、对称的多晶硅栅部分搭到介质岛(09)两侧，覆盖了多晶硅栅(5)及部分介质岛(09)的介质层(9)；第二掺杂类型阱区(3)和第一掺杂类型衬底(1)之间的厚硅层漂移区中交替设置第二掺杂类型条(12)和第一掺杂类型条(2)。2.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第一掺杂类型衬底(1)，与交替的第二掺杂类型条(12)和第一掺杂类型条(2)形成的漂移区之间设有第一掺杂类型Buffer层(01)。3.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第二掺杂类型条(12)通过多次外延与离子注入相结合的方式形成。4.根据权利要求1所述的基于超结自...
【专利技术属性】
技术研发人员：章文通，蒲松，叶力，赖春兰，乔明，李肇基，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。