包括凹入式栅电极部分的半导体器件制造技术

半导体器件可以包括衬底上的第一有源图案，第一有源图案包括从衬底突出的多个第一有源区。第二有源图案可以在衬底上，包括从衬底突出的多个第二有源区。第一栅电极可以包括以第一高度在第一有源图案上延伸的上部，并且包括以比第一栅电极的第一高度低的第二高度在第一有源图案上延伸的凹入部分。第二栅电极可以包括以第一高度在第二有源图案上延伸的上部，并且包括以比第二栅电极的第一高度低的第二高度在第二有源图案上延伸的凹入部分。绝缘图案可以位于第一栅电极的凹入部分和第二栅电极的凹入部分之间，并且与第一栅电极的凹入部分和第二栅电极的凹入部分直接相邻，绝缘图案使第一栅电极和第二栅电极彼此电隔离。

Semiconductor device including concave gate electrode part

Semiconductor devices may include a first active pattern on a substrate including a plurality of first active regions protruding from the substrate. Second the active pattern can be on the substrate, including a plurality of second active regions protruding from the substrate. The first gate electrode may include an upper portion extending on the first active pattern at a first height, and includes a concave portion extending on the first active pattern at a second height lower than the first height of the first gate electrode. The second gate electrode may include an upper portion extending on the second active pattern at a first height and include a concave portion extending on the second active pattern at a second height lower than the first height of the second gate electrode. The insulation pattern may be located between the concave portion of the first grid electrode and the concave portion of the second grid electrode, and directly adjacent to the concave portion of the first grid electrode and the concave portion of the second grid electrode. The insulation pattern electrically isolates the first grid electrode and the second grid electrode from each other.

【技术实现步骤摘要】
包括凹入式栅电极部分的半导体器件相关申请的交叉引用本专利申请要求于2017年2月20日提交的韩国专利申请No.10-2017-0022372的优先权，其全部内容通过引用并入本文。
本专利技术构思涉及半导体器件及其制造方法。
技术介绍
半导体器件可以分为存储数据的半导体存储器件、对数据执行处理操作的半导体逻辑器件以及包括存储元件和逻辑元件两者的混合半导体器件。越来越多地要求半导体器件提供更高的可靠性、更高的操作速度和/或多功能能力，这可能增加这些器件的复杂性。
技术实现思路
根据本专利技术构思的实施例可以提供包括凹入栅电极部分的半导体器件。按照根据本专利技术构思的这些实施例，半导体器件可以包括衬底上的第一有源图案和第二有源图案。第一栅电极和第二栅电极可以分别延伸跨过第一有源图案和第二有源图案。绝缘图案可以位于第一栅电极和第二栅电极之间以将第一栅电极和第二栅电极彼此分开，其中第一栅电极、绝缘图案和第二栅电极沿第一方向布置。此外，第一栅电极可以包括在第一方向上延伸的第一部分以及在第一部分和绝缘图案之间的第二部分，第二部分的顶表面的高度低于第一部分最靠近第二部分的顶表面的高度。在根据本专利技术构本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底上的第一有源图案和第二有源图案；第一栅电极和第二栅电极，分别延伸跨过所述第一有源图案和所述第二有源图案；以及绝缘图案，位于所述第一栅电极和所述第二栅电极之间以将所述第一栅电极和所述第二栅电极彼此分开，其中所述第一栅电极、所述绝缘图案以及所述第二栅电极沿第一方向布置，以及其中所述第一栅电极包括：第一部分，沿所述第一方向延伸；以及第二部分，在所述第一部分和所述绝缘图案之间，所述第二部分的顶表面的高度低于所述第一部分最靠近所述第二部分的顶表面的高度。

【技术特征摘要】
2017.02.20 KR 10-2017-00223721.一种半导体器件，包括：衬底上的第一有源图案和第二有源图案；第一栅电极和第二栅电极，分别延伸跨过所述第一有源图案和所述第二有源图案；以及绝缘图案，位于所述第一栅电极和所述第二栅电极之间以将所述第一栅电极和所述第二栅电极彼此分开，其中所述第一栅电极、所述绝缘图案以及所述第二栅电极沿第一方向布置，以及其中所述第一栅电极包括：第一部分，沿所述第一方向延伸；以及第二部分，在所述第一部分和所述绝缘图案之间，所述第二部分的顶表面的高度低于所述第一部分最靠近所述第二部分的顶表面的高度。2.根据权利要求1所述的半导体器件，其中所述第一栅电极的所述第二部分相对于所述第一栅电极的所述第一部分具有凹入顶部。3.根据权利要求1所述的半导体器件，其中所述第二部分的顶表面的高度随着从所述第一部分接近所述绝缘图案而减小。4.根据权利要求1所述的半导体器件，其中所述第二部分的顶表面的高度随着从所述第一部分接近所述绝缘图案而减小，并且然后在到达所述第二部分的顶表面中的拐点之后再增加。5.根据权利要求1所述的半导体器件，还包括在所述衬底的上部处并且限定所述第一有源图案和所述第二有源图案的器件隔离层，其中所述绝缘图案与所述器件隔离层在竖直方向上交迭。6.根据权利要求1所述的半导体器件，还包括在所述第一方向上延伸的一对栅极间隔物，其中所述第一栅电极、所述绝缘图案和所述第二栅电极插入在所述一对栅极间隔物之间。7.根据权利要求1所述的半导体器件，还包括插入在所述第一有源图案和所述第一栅电极之间以及所述绝缘图案和所述第一栅电极之间的栅极电介质图案。8.根据权利要求1所述的半导体器件，还包括：栅极封盖图案，覆盖所述绝缘图案的顶表面以及所述第一栅电极和所述第二栅电极的顶表面；以及有源接触件，向所述衬底延伸并覆盖所述栅极封盖图案的一部分，其中所述第一有源图案和所述第二有源图案中的每一个包括：沟道区和隔着所述沟道区彼此间隔开的一对源/漏区，以及其中所述有源接触件电连接到所述第一有源图案的至少一个源/漏区。9.根据权利要求1所述的半导体器件，其中所述第一有源图案和所述第一栅电极形成PMOSFET，并且所述第二有源图案和所述第二栅电极形成NMOSFET。10.根据权利要求1所述的半导体器件，其中所述第一栅电极围绕所述第一有源图案的顶表面和相对侧壁，以及所述第二栅电极围绕所述第二有源图案的顶表面和相对侧壁。11.一种半导体器件，包括：衬底上的PMOSFET区域和N...

【专利技术属性】
技术研发人员：郑铉澔，李正允，权台纯，闵庚石，成金重，林青美，池雅凜，洪承秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR