半导体元件制造技术

一种半导体元件，包含一半导体基材、一介电特征以及一磊晶特征。此磊晶特征是位于此半导体基材上。此磊晶特征具有一顶部中央部分与一角落部分。此角落部分比此顶部中央部分更靠近此介电特征，且此角落部分的一杂质浓度高于此顶部中央部分的一杂质浓度。

【技术实现步骤摘要】
半导体元件
本揭露是关于半导体元件及其形成方法。
技术介绍
当半导体工业追求更高的元件密度、更高的效能以及更低的成本，制造与设计的挑战也随之而来，这样的挑战促使鳍式场效晶体管(finfieldeffecttransistor；FinFET)开始发展。鳍式场效晶体管具有一薄的垂直“鳍”独立形成于基材的主要表面上，此鳍中可定义出源极、漏极以及通道部分，晶体管的栅极包围鳍的通道部分。这样的设计使栅极从三侧引导电流流入通道中。因此，鳍式场效晶体管元件的优点在于提高了电流与降低了短通道效应。
技术实现思路
于部分实施方式中，一半导体元件包含一半导体基材、一介电特征以及一磊晶特征。此磊晶特征是位于此半导体基材上。此磊晶特征具有一顶部中央部分与一角落部分。此角落部分比此顶部中央部分更靠近此介电特征。此角落部分的一杂质浓度高于此顶部中央部分的一杂质浓度。附图说明阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。图1至图16为根据本揭露的部分实施方式的半导体元件于各种阶段下的制造方法；以及图17为根据本揭露的部分实施方式的执行等离子掺杂制程的装置。具体实施方式以下将以附图及详细说明清楚说明本揭露的精神，任何所属
中具有通常知识者在了解本揭露的实施方式后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施方式中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施方式以和/或所讨论的配置之间的关系。此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。根据本揭露的下述实施方式的鳍片可由任何适合的方法来图案化。举例而言，鳍片可利用一或多个光微影制程而图案化，例如双重图案化(double-patterning)或多重图案化(multi-patterning)制程。一般而言，双重图案化制程或多重图案化制程结合光微影制程与自对准制程，使得双重图案化制程与多重图案化制程所产生的图案间距小于利用单一且直接的光微影制程所得到的图案间距。举例而言，于部分实施方式中，牺牲层是形成于基材上且利用光微影制程而图案化。间隔物利用自对准制程而沿着图案化的牺牲层的侧边形成。接着将牺牲层移除，而剩余的间隔物可用来将鳍片图案化。图1至图16为根据本揭露的部分实施方式的半导体元件于各种阶段下的制造方法。参照图1，基材110是绘出且可为已掺杂(如以n型或p型掺杂物)或未掺杂的半导体块材、绝缘体上覆半导体(semiconductor-on-insulator；SOI)基材等半导体基材。基材110可为晶圆，例如硅晶圆。一般而言，绝缘体上覆半导体基材包含一层半导体材料形成于绝缘层上。举例而言，绝缘层可为埋入式氧化物(buriedoxide；BOX)层、氧化硅层或其他类似物层。绝缘层是提供于基材上，基材通常为硅基材或玻璃基材。其他基材亦可做为使用，例如多层基材(multi-layeredsubstrate)或浓度渐变基材(gradientsubstrate)。在部分实施方式中，基材110的半导体材料可包含硅(silicon)或锗(germanium)、碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)及/或锑化铟(indiumantimonide)等化合物半导体以及硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)及/或磷砷化镓铟(GaInAsP)等合金半导体或以上的组合。基材110具有第一部分110A与第二部分110B。第一部分110A可用来形成n型元件，例如像是n型鳍式场效晶体管的n型金属氧化物半导体(n-typemetaloxidesemiconductor；NMOS)晶体管。第二部分110B可用来形成p型元件，例如像是p型鳍式场效晶体管的p型金属氧化物半导体晶体管。半导体鳍片112及114是形成于基材110上。于部分实施方式中，半导体鳍片112及114的材料为硅。半导体鳍片112及114可由像是利用光微影技术来图案化与蚀刻基材110而形成。举例而言，一层光阻材料(未显示)是沉积于基材110上方，此层光阻材料根据预定的图案(此处为半导体鳍片112及114)而经过照射(曝光)并被显影，以将部分光阻材料移除。剩余的光阻材料保护下方的材料不受随后的制程步骤所影响，例如蚀刻。值得注意的是，其他遮罩亦可在蚀刻制程中做为使用，例如氧化物遮罩或氮化硅遮罩。隔离介电质105是形成以填充半导体鳍片112及114之间的沟槽并做为浅沟槽隔离(shallowtrenchisolation；STI)。隔离介电质105的材料可包含氧化硅、氮化物等适合的介电材料或以上的组合。隔离介电质105的形成方法可包含以下步骤：将隔离介电质105沉积于基材110上以覆盖半导体鳍片112及114、选择性地执行平坦化制程以将沟槽外的多余的隔离介电质105移除、接着对隔离介电质105执行蚀刻制程直到露出半导体鳍片112的顶部与半导体鳍片114的顶部。隔离介电质105可利用高密度等离子化学气相沉积(highdensityplasmachemicalvapordeposition；HDP-CVD)、可流动式(flowable)化学气相沉积(例如将以化学气相沉积为基础的材料沉积在远端等离子系统中且执行后固化以使化学气相沉积为基础的材料转换成另一材料，例如氧化物)等化学气相沉积步骤或以上的组合而被沉积。其他由任何可接受的制程所形成的绝缘材料也可被使用。可以理解的是，上述制程为半导体鳍片112及114的形成方法的例子。于部分实施方式中，介电层是形成于基材110的顶面上方；在介电层中蚀刻出贯穿的沟槽；同质磊晶(homoepitaxial)结构是磊晶成长于沟槽中；且将介电层凹陷以使同质磊晶结构自介电层突出，以形成鳍片。于其他部分实施方式中，异质(heteroepitaxial)磊晶结构可用于鳍片。举例而言，将至少一个半导体鳍片112及114凹陷，而与此至少一个半导体鳍片112及114相异的材料是磊晶成长于他们的位置。于部分实施方式中，介电层是形成于基材110的顶面；在介电层中蚀刻出贯穿的沟槽；异质磊晶结构可使用与基材110相异的材料而磊晶成长于沟槽中；将介电层凹陷，使异质磊晶结构突出自介电层本文档来自技高网...

【技术保护点】
一半导体元件，其特征在于，包含：一半导体基材；一介电特征；以及一磊晶特征，位于该半导体基材上，其中该磊晶特征具有一顶部中央部分及至少一角落部分，该角落部分比该顶部中央部分更靠近该介电特征，且该角落部分的杂质浓度高于该顶部中央部分的杂质浓度。

【技术特征摘要】
2016.11.28 US 62/427,067;2017.04.24 US 15/495,9621.一半导体元件，其特征...

【专利技术属性】
技术研发人员：吴啟明，吴政达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71