在替代沟道FINFET中的子鳍状物侧壁钝化制造技术
【技术实现步骤摘要】
【国外来华专利技术】在替代沟道FINFET中的子鳍状物侧壁钝化
技术介绍
FinFET是围绕半导体材料的薄带(通常被称为鳍状物)构建的晶体管。晶体管包括标准场效应晶体管(FET)节点，包括栅极、栅极电介质、源极区和漏极区。器件的导电沟道位于栅极电介质下面的鳍状物的外侧。具体而言，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)/在两个侧壁内以及沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这种配置的导电沟道基本上沿着鳍状物的三个不同的外部平面区域存在，所以这种FinFET设计有时被称为三栅极晶体管。其它类型的FinFET配置也是可用的，例如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与基于鳍状物的晶体管相关联的许多重大的性能问题。附图说明图1示出了根据本公开内容的各个实施例的形成集成电路的方法。图2A-L示出了根据本公开内容的各个实施例在执行图1的方法时形成的示例性结构。图3A-C示出了根据本公开内容的各个实施例的使用图1的方法形成的图2L的结构的变型。图4示出了根据本公开内容的实施例的借助于使用本文公开的技术形成的集成电路结构或器...
【技术保护点】
一种集成电路，包括：衬底，所述衬底由衬底材料构成；晶体管沟道区，所述晶体管沟道区由不同于所述衬底材料的替代材料构成，所述沟道区位于所述衬底的部分上并且位于栅极下方，其中，所述沟道区包括具有与所述栅极接触的一个或多个侧面的第一部分以及具有不与所述栅极接触的一个或多个侧面的第二部分；以及由钝化材料构成并且位于所述沟道区的所述第二部分和浅沟槽隔离(STI)材料之间的层，其中，所述钝化材料不同于所述STI材料。
【技术特征摘要】
【国外来华专利技术】1.一种集成电路，包括：衬底，所述衬底由衬底材料构成；晶体管沟道区，所述晶体管沟道区由不同于所述衬底材料的替代材料构成，所述沟道区位于所述衬底的部分上并且位于栅极下方，其中，所述沟道区包括具有与所述栅极接触的一个或多个侧面的第一部分以及具有不与所述栅极接触的一个或多个侧面的第二部分；以及由钝化材料构成并且位于所述沟道区的所述第二部分和浅沟槽隔离(STI)材料之间的层，其中，所述钝化材料不同于所述STI材料。2.根据权利要求1所述的集成电路，其中，所述钝化材料层降低所述沟道区中的界面陷阱的密度。3.根据权利要求1所述的集成电路，其中，所述衬底是体硅衬底。4.根据权利要求1所述的集成电路，其中，所述替代材料是硅，并且所述钝化材料是二氧化硅和氮化硅中的至少一种。5.根据权利要求1所述的集成电路，其中，所述替代材料是硅锗和锗中的一种，并且所述钝化材料是硅、氧化铝、氮化铝和钇中的至少一种。6.根据权利要求1所述的集成电路，其中，所述替代材料包括至少一种III-V族材料，并且所述钝化材料是以下中的至少一种：氧化铝、氧化铪、硫、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。7.根据权利要求1所述的集成电路，其中，所述钝化材料层具有1-10nm的厚度。8.根据权利要求1所述的集成电路，还包括与所述沟道区相邻的源极和漏极(S/D)区，所述S/D区由所述衬底材料构成。9.根据权利要求1所述的集成电路，还包括与所述沟道区相邻的源极和漏极(S/D)区，所述S/D区由所述替代材料构成。10.根据权利要求9所述的集成电路，其中，所述钝化材料层位于所述S/D区和所述STI材料之间。11.根据权利要求1所述的集成电路，其中，所述钝化材料层位于所述STI材料和所述衬底的至少部分之间。12.根据权利要求1所述的集成电路，其中，所述STI材料是氧化物、氮化物和电介质材料中的至少一种。13.根据权利要求1所述的集成电路，其中，晶体管几何结构包括以下中的至少一种：场效应晶体管(FET)、金属氧化物半导体FET(MOSFET)、隧道FET(TFET)、平面构造、鳍式构造、鳍式FET构造、三栅极构造、纳米线构造和纳米带构造。14.一种包括权利要求1-13中任一项所述的集成电路的互补金属氧化物半导体(CMOS)器件。15.一种包括权利要求1-13中任一项所述的集成电路的计算系统。16.一种晶体管，包括：衬底，所述衬底由衬底材料构成；沟道区，所述沟道区由不同...
【专利技术属性】
技术研发人员：G·A·格拉斯，Y·庞，A·S·默西，T·加尼，K·贾姆布纳坦，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。