异质外延N型晶体管与P型晶体管的基于阱的集成制造技术

非硅鳍状物结构从衬底的阱凹陷中的晶体异质外延阱材料延伸。III‑V鳍式FET可以形成于阱凹陷内的鳍状物结构上，而IV族鳍式FET形成于衬底的与阱凹陷相邻的区域中。阱材料可以被围绕穿过隔离材料的柱的非晶隔离材料与衬底电隔离，柱将阱材料耦合到衬底的晶种表面并捕获晶体生长缺陷。可以通过横向外延过生长在阱隔离材料之上扩展柱，并利用高质量的单晶填充阱凹陷。可以使阱材料与相邻衬底区域平面化。可以从阱材料制造n型鳍状物结构，接着从衬底或第二外延阱制造p型鳍状物结构。

【技术实现步骤摘要】
【国外来华专利技术】异质外延N型晶体管与P型晶体管的基于阱的集成
技术介绍
在便携式电子应用中对集成电路(IC)的需求推动着更大级别的半导体器件集成。开发中的很多高级半导体器件利用了非硅半导体材料，包括化合物半导体材料(例如，GaAs、InP、InGaAs、InAs和III-N材料)。这些非硅材料系统可以用于制造金属氧化物半导体场效应晶体管(MOSFET)和其它形式的高迁移率晶体管(HEMT)。非硅材料系统对于光电子(例如，LED)、光生伏特和传感器也是有用的，其中的一种或多种可以用于与电子器件平台中的基于硅的器件集成。用于制造非硅晶体管的一项技术包括在硅衬底之上形成非平面非硅晶体器件区(例如，鳍状物沟道区)。器件区材料和/或下方材料与衬底形成至少一个异质结构。尽管在理论上这种异质结构能够实现高性能N型器件与常规硅沟道P型器件的单片集成，但迄今为止，不同的器件架构使得采用异质外延N型器件的CMOS电路的大规模制造不切实际。附图说明在附图中仅通过举例而非限制的方式示出了本文描述的材料。为了例示的简单清楚，附图中示出的元件不一定是按比例绘制的。例如，为了清楚起见，一些元件的尺寸可能相对于其它元件被放大。此外，在认本文档来自技高网...

【技术保护点】
一种单片式半导体鳍状物结构，包括：衬底的第一区域中的第一阱凹陷，所述第一阱凹陷包含设置在阱底部之上的非晶阱隔离材料、以及设置在所述阱隔离材料之上的单晶异质外延阱材料，其中，所述阱材料通过延伸穿过所述阱隔离材料的由异质外延材料构成的一个或多个柱而在所述阱底部处耦合到所述衬底的晶种表面；设置在所述第一阱凹陷之上和衬底的与所述第一区域相邻的第二区域之上的非晶鳍状物隔离材料；从所述阱材料延伸并穿过所述鳍状物隔离材料突出出来的第一晶体鳍状物；以及从衬底的所述第二区域延伸并穿过所述鳍状物隔离材料而突出出来的由IV族材料构成的第二鳍状物。

【技术特征摘要】
【国外来华专利技术】1.一种单片式半导体鳍状物结构，包括：衬底的第一区域中的第一阱凹陷，所述第一阱凹陷包含设置在阱底部之上的非晶阱隔离材料、以及设置在所述阱隔离材料之上的单晶异质外延阱材料，其中，所述阱材料通过延伸穿过所述阱隔离材料的由异质外延材料构成的一个或多个柱而在所述阱底部处耦合到所述衬底的晶种表面；设置在所述第一阱凹陷之上和衬底的与所述第一区域相邻的第二区域之上的非晶鳍状物隔离材料；从所述阱材料延伸并穿过所述鳍状物隔离材料突出出来的第一晶体鳍状物；以及从衬底的所述第二区域延伸并穿过所述鳍状物隔离材料而突出出来的由IV族材料构成的第二鳍状物。2.根据权利要求1所述的鳍状物结构，其中，所述第一阱凹陷的最小横向尺寸比所述柱的最长横向尺寸大至少一个数量级。3.根据权利要求1所述的鳍状物结构，其中，所述非晶鳍状物隔离材料围绕设置在所述阱隔离材料之上的晶体异质外延材料的侧壁延伸，将所述晶体异质外延材料与所述衬底的所述第二区域电绝缘。4.根据权利要求3所述的鳍状物结构，其中，所述鳍状物隔离材料接触所述阱隔离材料。5.根据权利要求1所述的鳍状物结构，其中，所述第一晶体异质外延鳍状物具有比所述晶体异质外延柱材料的线位错密度小至少三个数量级的线位错密度。6.根据权利要求2所述的鳍状物结构，其中：所述第一阱凹陷的最小横向尺寸为至少100μm；所述柱的最长横向尺寸小于4μm；所述柱具有至少2:1的深宽比；并且所述第一鳍状物和所述第二鳍状物的最小横向尺寸小于10nm。7.根据权利要求1所述的鳍状物结构，其中：所述第一鳍状物延伸出来的所述阱材料的第一表面与所述第二鳍状物延伸出来的所述第二区域中的第二表面成平面。8.根据权利要求1所述的鳍状物结构，还包括：所述衬底的所述第二区域中的第二阱凹陷，所述第二阱凹陷包含包括Ge的单晶IV族阱材料；并且其中，第二鳍状物包括从Si、Ge和SiGe构成的组中选择的IV族材料。9.根据权利要求1所述的鳍状物结构，其中：所述柱材料包括与所述衬底形成第一异质结的单晶III-V材料；并且所述第一鳍状物的所述异质外延材料与所述阱材料形成第二异质结。10.根据权利要求9所述的鳍状物结构，其中：所述衬底包括硅；所述第一鳍状物包括InGaAs；并且所述第二鳍状物包括硅。11.一种集成电路(IC)，包括：从晶体硅衬底的第一区域中的阱凹陷内包含的晶体III-V材料的一个主体延伸的多个n型鳍式FET，除了通过所述阱隔离材料耦合到所述衬底的晶种表面的由所述晶体III-V材料构成的一个或多个柱之外，所述阱凹陷内衬有电介质阱隔离材料；以及从所述晶体硅衬底的第二区域延伸的多个p型鳍式FET。12.根据权利要求11所述的IC，其中：所述多个n型鳍式FET被排列在所述阱凹陷的第一横向尺寸之上；并且由晶体III-V材料构成的所述一个或多个柱包括并排列在所述第一横向尺寸和与所...

【专利技术属性】
技术研发人员：W·拉赫马迪，M·V·梅茨，G·杜威，C·S·莫哈帕特拉，J·T·卡瓦列罗斯，A·S·默西，N·M·拉哈尔乌拉比，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US