三极管制造技术

本实用新型专利技术提供了一种三极管，第二导电类型外延层上形成有氧化硅层，氧化硅层上形成有含磷氧化层，含磷氧化层除了能够很好的阻挡Na+离子，还能将氧化硅层中含有的少量Na+离子吸收并固定，并使Na+离子中和为电中性。因氧化硅层直接与三极管的表面接触，其内部的Na+对三极管的Vcs影响最大，通过含磷氧化层将氧化硅层中的Na+吸收干净，并将Na+固定在含磷氧化层中，同时使Na+呈电中性失去活性，可以避免在三极管的表面感应出电荷影响Vcs，从而能够将典型值为120V的三极管的Vcs提高到150到160V，并通过含磷氧化层阻挡成品应用中的Na+沾污，从而提高了所形成的三极管的质量。

Triode

The utility model provides a triode with a silicon oxide layer on the second conductive type epitaxial layer, and a phosphorous oxide layer on the silicon oxide layer. In addition to the phosphate oxide layer, the Na+ ions can be blocked well, a small amount of Na+ ions in the silicon oxide layer can be absorbed and fixed, and the Na+ ions are neutralized to electrical neutrality. Because the silicon oxide layer is directly contacted with the surface of the triode tube, the internal Na+ has the greatest influence on the Vcs of the triode. Through the phosphorous oxide layer, the Na+ in the oxide layer is absorbed clean, and the Na+ is fixed in the phosphorous oxide layer. At the same time, the Na+ is inactive and the electric charge can be avoided to influence the Vcs on the surface of the three pole tube. Thus, the Vcs of the triode with typical value of 120V can be increased to 150 to 160V, and the Na+ contamination in the finished product is blocked by the phosphorous oxide layer, thus improving the quality of the triode.

【技术实现步骤摘要】
三极管
本技术涉及集成电路
，特别涉及一种三极管。
技术介绍
在集成电路制造技术的发展中，双极器件组成的模拟集成电路因其高压、大功率管的特点一直扮演着重要的角色。双极器件通常指的是含有集电极、基极、发射极三端引出的NPN型三极管和PNP型三极管。集电极、基极、发射极分别简称为C、B、E；对于集成电路中的NPN型三极管/PNP型三极管而言，集电极为做在P型/N型衬底上的N型/P型外延层中的N型/P型掺杂区，基极为N型/P型外延层中掺杂形成的P型/N型区域，发射极为在基区中重掺杂形成的N型/P型区；另外，P型/N型衬底的接触端在集成电路中通常从外延层表面引出，通常将衬底的引出端简称为S。NPN型/PNP型三极管有这几个与耐压有关的最重要的电参数：基区悬空时集电极对发射极的击穿电压BVceo、发射极悬空时集电极对基极的击穿电压BVcbo、基极相对衬底的击穿电压Vbs、集电极对衬底的击穿电压Vcs。当正向使用时，NPN型三极管的集电极总是接高电位，这样就要求Vcs足够高。通常双极集成电路电路中Vcs最高为120V。通常双极集成电路需要一定的驱动带载能力，大部分大功率电路工作在20V-50V之间，驱动能力一般100mA-3A比较常见。如果电路驱动的是感性负载，那么工作中瞬间的尖峰电压可能达到正常工作电压的近两倍，容易将电路烧毁，为避免此时的烧毁，就需要用到高压电路。比如一款极限工作电压为60V且输出5A的带感性负载的高压集成电路，其电源端会产生瞬间120V的毛刺，此时就需要NPN型/PNP型器件的Vcs能够承受大于120V的电压。此时会希望将Vcs做到140V之上，最好达150V，对应的常规做法是增加N型/P型外延层的电阻率，同时增加N型/P型集电极和P型/N型隔离的横向间距，但这样容易因外延电阻率变高造成表面漏电，使得可靠性变差；横向尺寸的变大增大了芯片面积，增加了制造成本。此外，众所周知引起集成电路失效的污染物主要是钠离子(Na+)，Na+会在芯片表面的氧化硅中快速移动引起器件电参数漂移。通常防止Na+沾污的办法是在集成电路制造过程中使用纯净的设备和高阻纯净水，并在芯片表面覆盖钝化层保护芯片内部，这样可以消除绝大部分Na+的沾污，但仍有少一部分Na+存在于芯片内部，对电路的性能造成一些影响。
技术实现思路
本技术的目的在于提供一种三极管，以提高三极管的耐压和质量。基于上述目的，本技术提供一种三极管，所述三极管包括：第一导电类型衬底；位于所述第一导电类型衬底上的第二导电类型外延层；自所述第二导电类型外延层表面延伸至所述第二导电类型外延层中的第一导电类型掺杂区域及第二导电类型的第一掺杂区域；自所述第一导电类型掺杂区域表面延伸至所述第一导电类型掺杂区域中的第二导电类型的第二掺杂区域；位于所述第二导电类型外延层上的氧化硅层；及位于所述氧化硅层上的含磷氧化层。可选的，在所述的三极管中，所述含磷氧化层包括位于所述氧化硅层上的第一含磷氧化层及位于所述第一含磷氧化层上的第二含磷氧化层，其中，所述第一含磷氧化层的致密度比所述第二含磷氧化层的致密度高。可选的，在所述的三极管中，所述第一含磷氧化层的厚度为3000埃～5000埃，所述第二含磷氧化层的厚度为3000埃～5000埃。可选的，在所述的三极管中，所述第一含磷氧化层在腐蚀液中的腐蚀速率为600埃/分钟～900埃/分钟，所述第二含磷氧化层在腐蚀液中的腐蚀速率为1000埃/分钟～2500埃/分钟。可选的，在所述的三极管中，所述腐蚀液为HF和NH4F的浓度比为1:(4～8)的腐蚀液。可选的，在所述的三极管中，所述三极管还包括：第一引线孔、第二引线孔及第三引线孔，所述第一引线孔、所述第二引线孔及所述第三引线孔均自所述含磷氧化层表面延伸至所述第二导电类型外延层表面，所述第一引线孔、所述第二引线孔及所述第三引线孔均为斜面引线孔，其中，所述第一引线孔、所述第二引线孔及所述第三引线孔的截面宽度均自靠近所述第二导电类型外延层一端向远离所述第二导电类型外延层的一端变大。可选的，在所述的三极管中，所述三极管还包括：第一金属电极、第二金属电极及第三金属电极，其中，所述第一金属电极通过所述第一引线孔与所述第二导电类型的第二掺杂区域连接，所述第二金属电极通过所述第二引线孔与所述第一导电类型掺杂区域连接，所述第三金属电极通过所述第三引线孔与所述第二导电类型的第一掺杂区域连接。可选的，在所述的三极管中，所述三极管还包括第一导电类型隔离墙，所述第一导电类型隔离墙自所述第二导电类型外延层表面延伸至所述第一导电类型衬底表面。可选的，在所述的三极管中，所述三极管还包括第四引线孔，所述第四引线孔自所述含磷氧化层表面延伸至所述第二导电类型外延层表面，所述第四引线孔为斜面引线孔，所述第四引线孔的截面宽度自靠近所述第二导电类型外延层一端向远离所述第二导电类型外延层的一端变大。可选的，在所述的三极管中，所述三极管还包括第四金属电极，所述第四金属电极通过所述第四引线孔与所述第一导电类型隔离墙连接。可选的，在所述的三极管中，所述三极管还包括覆盖所述第一金属电极、所述第二金属电极、所述第三金属电极、所述第四金属电极及所述含磷氧化层表面的钝化层。可选的，在所述的三极管中，所述第一导电类型为P型，且所述第二导电类型为N型；或者，所述第一导电类型为N型，且所述第二导电类型为P型。可选的，在所述的三极管中，所述三极管还包括位于所述第一导电类型衬底表面的第二导电类型埋层，其中，所述第二导电类型外延层覆盖所述第二导电类型埋层。可选的，在所述的三极管中，所述第二导电类型的第一掺杂区域包括第二导电类型的深第一掺杂区域及自所述第二导电类型的深第一掺杂区域表面延伸至所述第二导电类型的深第一掺杂区域中且横向超出所述第二导电类型的深第一掺杂区域的第二导电类型的浅第一掺杂区域，其中，所述第二导电类型的深第一掺杂区域的区域深度比所述第二导电类型的浅第一掺杂区域的区域深度大。可选的，在所述的三极管中，所述第二导电类型的浅第一掺杂区域横向超出所述第二导电类型的深第一掺杂区域部分的截面宽度为大于0μm且小于等于8μm。可选的，在所述的三极管中，所述第一导电类型掺杂区域作为基极，所述第二导电类型的第一掺杂区域作为集电极，所述第二导电类型的第二掺杂区域作为发射极。可选的，在所述的三极管中，所述第二导电类型外延层的厚度为10微米～18微米，所述第二导电类型外延层的电阻率为4欧姆·厘米～10欧姆·厘米。可选的，在所述的三极管中，所述氧化硅层的厚度为1000埃～2000埃。在本技术提供的三极管中，所述第二导电类型外延层上形成有氧化硅层，所述氧化硅层上形成有含磷氧化层，含磷氧化层除了能够很好的阻挡Na+离子，还能将所述氧化硅层中含有的少量Na+离子吸收到含磷氧化层中使其固定，并使Na+离子中和为电中性。因所述氧化硅层直接与三极管的表面接触，其内部的Na+对三极管的Vcs影响最大，通过所述含磷氧化层将所述氧化硅层中的Na+吸收干净，并将Na+固定在所述含磷氧化层中，同时使Na+呈电中性失去活性，可以避免在三极管的表面感应出电荷影响Vcs，从而能够将典型值为120V的三极管的Vcs提高到150到160V，并通过含磷氧化层阻挡成品应用中的Na+本文档来自技高网...

【技术保护点】
1.一种三极管，其特征在于，所述三极管包括：第一导电类型衬底；位于所述第一导电类型衬底上的第二导电类型外延层；自所述第二导电类型外延层表面延伸至所述第二导电类型外延层中的第一导电类型掺杂区域及第二导电类型的第一掺杂区域；自所述第一导电类型掺杂区域表面延伸至所述第一导电类型掺杂区域中的第二导电类型的第二掺杂区域；位于所述第二导电类型外延层上的氧化硅层；及位于所述氧化硅层上的含磷氧化层。

【技术特征摘要】
1.一种三极管，其特征在于，所述三极管包括：第一导电类型衬底；位于所述第一导电类型衬底上的第二导电类型外延层；自所述第二导电类型外延层表面延伸至所述第二导电类型外延层中的第一导电类型掺杂区域及第二导电类型的第一掺杂区域；自所述第一导电类型掺杂区域表面延伸至所述第一导电类型掺杂区域中的第二导电类型的第二掺杂区域；位于所述第二导电类型外延层上的氧化硅层；及位于所述氧化硅层上的含磷氧化层。2.如权利要求1所述的三极管，其特征在于，所述含磷氧化层包括位于所述氧化硅层上的第一含磷氧化层及位于所述第一含磷氧化层上的第二含磷氧化层，其中，所述第一含磷氧化层的致密度比所述第二含磷氧化层的致密度高。3.如权利要求2所述的三极管，其特征在于，所述第一含磷氧化层的厚度为3000埃～5000埃，所述第二含磷氧化层的厚度为3000埃～5000埃。4.如权利要求2所述的三极管，其特征在于，所述第一含磷氧化层在腐蚀液中的腐蚀速率为600埃/分钟～900埃/分钟，所述第二含磷氧化层在腐蚀液中的腐蚀速率为1000埃/分钟～2500埃/分钟。5.如权利要求4所述的三极管，其特征在于，所述腐蚀液为HF和NH4F的浓度比为1:(4～8)的腐蚀液。6.如权利要求2所述的三极管，其特征在于，所述三极管还包括：第一引线孔、第二引线孔及第三引线孔，所述第一引线孔、所述第二引线孔及所述第三引线孔均自所述含磷氧化层表面延伸至所述第二导电类型外延层表面。7.如权利要求6所述的三极管，其特征在于，所述三极管还包括：第一金属电极、第二金属电极及第三金属电极，其中，所述第一金属电极通过所述第一引线孔与所述第二导电类型的第二掺杂区域连接，所述第二金属电极通过所述第二引线孔与所述第一导电类型掺杂区域连接，所述第三金属电极通过所述第三引线孔与所述第二导电类型的第一掺杂区域连接。8.如权利要求7所述的三极管，其特征在于，所述三极管还包括第一导电类型隔离墙，所述第一导电类型隔离墙自所述第二导电类型外延层表面延伸至所述第一导电类型衬底表面。9.如权利要求8所述的三极管，其...

【专利技术属性】
技术研发人员：冯荣杰，刘东，胡铁刚，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：新型
国别省市：浙江,33