半导体结构的制作方法技术

本发明专利技术涉及一种半导体结构的制造方法，在布置有5V器件区和SONOS存储区的半导体基底上，首先在SONOS存储区形成ONO结构，该ONO结构包括覆盖其顶部和侧面的表面覆盖层，接着在5V器件区形成第一栅极结构，第一栅极结构包括第一栅硬掩模层，在SONOS存储区形成第二栅极结构，第二栅极结构包括第二栅硬掩模层，然后在5V器件区110进行LDD离子注入，由于表面覆盖层的保护，可以减小或避免完成该LDD注入后去除第一栅硬掩模层的刻蚀过程对ONO结构中的氮化层的影响，进一步的，可以利用ISSG工艺形成上述表面覆盖层，成本较低。

【技术实现步骤摘要】
半导体结构的制作方法
本专利技术涉及半导体制作领域，更具体的说，本专利技术涉及半导体结构的制作方法。
技术介绍
5V电压是目前广泛采用的一种输入输出电压，电路实际中通常都是采用5V器件来设计输入输出电路，因而对5V器件有广泛的需求。SONOS(silicon-oxide-nitride-oxide-silicon,硅-氧化物-氮化物-氧化物-硅)存储器是一种常见的存储器，其基本的存储单元通常包括一个SONOS管和一个选择管，一种半导体结构的制作方法中，将5V器件和SONOS存储器集成在同一硅晶圆上。在集成5V器件和SONOS存储器的半导体工艺中，由于5伏器件所需的注入能量较高，通常使用氮化硅作为5伏器件制作过程中的栅硬掩模层，以防止注入穿透栅极。但这层栅硬掩模层最终需要去除，以利于后序栅极上的孔刻蚀工艺。对于如何去除上述栅硬掩模层，当前的0.13μm工艺采用选择增加一道光罩工艺去除，这种方法增加了成本和工艺复杂度，还有一种工艺是采用55nmHV工艺湿法刻蚀去除这层栅硬掩模层，但是，对于SONOS存储器的存储单元，此时已经做好了ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)层，前述湿法刻蚀工艺会横向刻蚀ONO层中用于存储电荷的氮化层，造成源漏区域的硅被过刻蚀，导致影响后续对存储单元的LDD(lightlydopeddrain,轻掺杂漏区)注入的深度，进而造成SONOS存储器的性能不稳定，并且使得存储单元中覆盖多晶硅层的尺寸受湿法横向刻蚀的影响不能进一步缩小。
技术实现思路
本专利技术要解决的技术问题是，目前在集成5V器件和SONOS存储器的半导体工艺中，在去除5伏器件区的栅硬掩模层时，需要增加一道光罩工艺，而目前不利用光罩的去除该栅硬掩膜层的方法(如55nmHV工艺)又会对SONOS存储区的ONO结构造成损坏。为解决上述技术问题，本专利技术提供了一种半导体结构的制作方法，包括：提供一半导体基底，所述半导体基底上布置有5V器件区和SONOS存储区；在所述SONOS存储区形成ONO结构，其中，所述ONO结构包括覆盖其顶部和侧面的表面覆盖层；在所述5V器件区形成第一栅极结构，所述第一栅极结构包括第一栅硬掩模层，并在所述SONOS存储区形成第二栅极结构，所述第二栅极结构包括第二栅硬掩模层；在所述5V器件区进行LDD离子注入；以及去除所述第一栅硬掩模层和所述第二栅硬掩模层。可选的，利用ISSG方法形成所述表面覆盖层。所述表面覆盖层包括氧化物。可选的，所述ONO结构还包括沿所述半导体基底表面依次叠加形成的第一氧化层、氮化层和第二氧化层，其中，所述第二氧化层和所述表面覆盖层的厚度之和是设置于所述氮化层与所述第二栅极结构之间的全部氧化物的厚度。可选的，所述半导体结构的制作方法还包括：所述SONOS存储区包括SONOS源漏区，在去除所述第一栅硬掩模层和所述第二栅硬掩模层之后，去除所述ONO结构覆盖所述SONOS源漏区的部分。可选的，利用湿法刻蚀去除所述第一栅硬掩模层和所述第二栅硬掩模层。可选的，位于所述ONO结构的侧面的所述表面覆盖层的厚度大于或者等于所述湿法刻蚀对所述表面覆盖层的刻蚀深度。可选的，所述第一栅极结构还包括在所述5V器件区依次叠加形成的第一栅极氧化层和第一栅极层，所述第一栅硬掩模层覆盖所述第一栅极层的上表面。所述第二栅极结构还包括在所述ONO结构上方形成的第二栅极层，所述第二栅硬掩模层覆盖所述第二栅极层的上表面。可选的，所述第二栅极层和所述第一栅极层利用同一成膜工艺形成，所述第二栅硬掩模层和所述第一栅硬掩模层利用同一成膜工艺形成。利用本专利技术的半导体结构的制作方法，在SONOS存储区形成ONO结构，其中，所述ONO结构还包括表面覆盖层，所述表面覆盖层位于所述ONO结构的顶部和侧面，由于表面覆盖层的保护，可以减少或避免后续在去除所述第一栅硬掩模层和所述第二栅硬掩模层对ONO结构的影响。附图说明图1是本专利技术实施例提供的半导体结构的制作方法的流程示意图。图2a至图2f是本专利技术实施例提供的半导体结构的制作方法实施过程中的剖面示意图。标记说明：100-半导体基底；110-5V器件区；120-SONOS存储区；10-ONO结构；11-第一氧化层；12-氮化层；13-第二氧化层；14-表面覆盖层；20-第一栅极结构；21-第一栅极氧化层；22-第一栅极层；23-第一栅硬掩模层；30-第二栅极结构；31-第二栅极层；32-第二栅硬掩模层；200-注入保护层。具体实施方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术的半导体结构的制作方法作进一步详细说明。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。本专利技术的核心思想是：在SONOS存储区形成ONO结构，其中，该ONO结构包括覆盖其顶部和侧面的表面覆盖层，在后续去除在SONOS存储区和5V器件区形成的栅硬掩模层(包括5V器件区的第一栅硬掩模层和SONOS存储区的第二栅硬掩模层)时，可以保护SONOS中的氮化层，并且通过上述工艺优化，有利于缩小SONOS存储区的存储单元的尺寸(例如作为第二栅极层的多晶硅覆盖尺寸)。图1是本专利技术实施例提供的半导体结构的制作方法的流程示意图，包括以下步骤：S1：提供一半导体基底，所述半导体基底上布置有5V器件区和SONOS存储区；S2：在所述SONOS存储区形成ONO结构，其中，所述ONO结构包括覆盖在其顶部和侧面的表面覆盖层；S3：在所述5V器件区形成第一栅极结构，所述第一栅极结构包括第一栅硬掩模层，并在所述SONOS存储区形成第二栅极结构，所述第二栅极结构包括第二栅硬掩模层；S4：在所述5V器件区进行LDD离子注入；S5：去除所述第一栅硬掩模层和所述第二栅硬掩模层。图2a至图2f是本专利技术实施例提供的半导体结构的制作方法实施过程中的剖面示意图。下面结合图1和图2a至图2f进行说明。参照图1和图2a,执行步骤S1，提供一半导体基底100，半导体基底100上包括5V器件区110和SONOS存储区120。半导体基底100可以为硅衬底上形成的基底，也可以是锗、锗硅、砷化镓衬底或者绝缘体上硅(SOI)衬底形成的基底。参照图1和图2b,执行步骤S2，在SONOS存储区120形成ONO结构10，其中，ONO结构10包括覆盖在其顶部和侧面的表面覆盖层14。具体的，ONO结构10包括沿半导体基底100表面依次叠加形成的第一氧化层11、氮化层12和第二氧化层13，并且，ONO结构10还包括覆盖在其顶部和侧面的表面覆盖层14，如图2b所示，表面覆盖层14覆盖了第二氧化层13上表面，并且表面覆盖层14还覆盖第一氧化层11、氮化层12和第二氧化层13的侧面。O本文档来自技高网...

【技术保护点】
一种半导体结构的制作方法，其特征在于，包括：提供一半导体基底，所述半导体基底上布置有5V器件区和SONOS存储区；在所述SONOS存储区形成ONO结构，其中，所述ONO结构包括覆盖其顶部和侧面的表面覆盖层；在所述5V器件区形成第一栅极结构，所述第一栅极结构包括第一栅硬掩模层，并在所述SONOS存储区形成第二栅极结构，所述第二栅极结构包括第二栅硬掩模层；在所述5V器件区进行LDD离子注入；以及去除所述第一栅硬掩模层和所述第二栅硬掩模层。

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供一半导体基底，所述半导体基底上布置有5V器件区和SONOS存储区；在所述SONOS存储区形成ONO结构，其中，所述ONO结构包括覆盖其顶部和侧面的表面覆盖层；在所述5V器件区形成第一栅极结构，所述第一栅极结构包括第一栅硬掩模层，并在所述SONOS存储区形成第二栅极结构，所述第二栅极结构包括第二栅硬掩模层；在所述5V器件区进行LDD离子注入；以及去除所述第一栅硬掩模层和所述第二栅硬掩模层。2.如权利要求1所述的半导体结构的制作方法，其特征在于，利用ISSG方法形成所述表面覆盖层。3.如权利要求1所述的半导体结构的制作方法，其特征在于，所述表面覆盖层包括氧化物。4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述ONO结构还包括沿所述半导体基底表面依次叠加形成的第一氧化层、氮化层和第二氧化层，其中，所述第二氧化层和所述表面覆盖层的厚度之和是设置于所述氮化层与所述第二栅极结构之间的全部氧化物的厚度。5.如权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方...

【专利技术属性】
技术研发人员：黄冠群，戴树刚，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31