用于三维存储器的具有单晶硅的选择栅极晶体管制造技术

3D存储器结构的制造工艺使用激光热退火(LTA)提供漏极侧选择栅极(SGD)晶体管的单晶硅沟道。该3D存储器结构包含由交替的导电层和电介质层的阵列形成的堆叠体。通过用存储器膜填充存储器孔来形成NAND串，其包含电荷捕获材料、隧道氧化物以及多晶硅沟道。在一种情况下，分开的氧化物和多晶硅分别形成SGD晶体管栅极氧化物和沟道，其中在多晶硅上执行LTA。在另一种情况下，对于SGD晶体管和存储器单元使用相同的氧化物和多晶硅。多晶硅的一部分转化为单晶硅。单晶硅的背侧经由控制栅极层中的空隙经受外延生长和热氧化。

Selective gate transistor with monocrystalline silicon for three dimensional memory

The fabrication process of the 3D memory structure uses laser thermal annealing (LTA) to provide the drain side selective gate (SGD) transistor's monocrystalline silicon channel. The 3D memory structure comprises a stack formed by an array of alternating conductive layers and dielectric layers. A NAND string is formed by filling a memory hole with a memory membrane, which includes charge trapping materials, tunnel oxides and polysilicon channels. In one case, separate oxide and polysilicon form SGD transistor gate oxide and channel respectively, and LTA is executed on polysilicon. In another case, the same oxide and polysilicon are used for SGD transistors and memory cells. A part of the polysilicon is converted into monocrystalline silicon. The back side of monocrystalline silicon is subjected to epitaxial growth and thermal oxidation by controlling the gap in the gate layer.

【技术实现步骤摘要】
【国外来华专利技术】用于三维存储器的具有单晶硅的选择栅极晶体管
本技术涉及存储器器件。
技术介绍
半导体存储器器件在各种电子器件中的使用已经变得日益流行。例如，非易失性半导体存储器使用在蜂巢电话、数码相机、个人数字助理、移动计算装置、非移动计算装置以及其他装置中。诸如电荷捕获材料的电荷储存材料可以使用在这样的存储器器件中，以储存表示数据状态的电荷。电荷捕获材料可以垂直布置为三维(3D)堆叠存储器结构，或水平布置为二维(2D)存储器结构。3D存储器结构的一个示例是位成本可规模化(BitCostScalable，BiCS)架构，其包括交替的导电层和电介质层的堆叠体。存储器器件包含可以布置为串的存储器单元，例如，在串的端部处提供选择栅极晶体管，以将串的沟道选择性地连接到源极线或位线。然而，在提供这样的存储器器件中存在各种挑战。附图说明图1是示例性存储器器件的框图。图2是包括图1的存储器阵列126的示例性三维配置的块的集合的存储器器件600的立体图。图3图示了图2的块中的一个的一部分的示例性截面图。图4图示了图3的堆叠体中的存储器孔直径的曲线图。图5图示了图3的堆叠体的区域622的特写图。图6图示了图3的堆叠体本文档来自技高网...

【技术保护点】
一种制造存储器器件的方法，包括：形成堆叠体(1000a、1100a、1200a)，所述堆叠体包括交替的控制栅极层(SGS0、SGS1、WLD4、WLD3、WLL0‑WLL10、WLD1、WLD2、SGD1、SGD0)和电介质层(DL0‑DL19)，其中所述控制栅极层包括用于NAND串(NS1、NS2；NS0_SBa、NS0_SBb、NS0_SBc和NS0_SBd)的选择栅极晶体管(1020、1022、1130、1132、1230、1232)的控制栅极层(SGD0、SGD1)，其在用于所述NAND串的存储器单元(1024、1134、1234)的控制栅极层(WLD2)上方；在所述堆叠体中蚀刻存储器...

【技术特征摘要】
【国外来华专利技术】2015.10.30 US 14/927,8281.一种制造存储器器件的方法，包括：形成堆叠体(1000a、1100a、1200a)，所述堆叠体包括交替的控制栅极层(SGS0、SGS1、WLD4、WLD3、WLL0-WLL10、WLD1、WLD2、SGD1、SGD0)和电介质层(DL0-DL19)，其中所述控制栅极层包括用于NAND串(NS1、NS2；NS0_SBa、NS0_SBb、NS0_SBc和NS0_SBd)的选择栅极晶体管(1020、1022、1130、1132、1230、1232)的控制栅极层(SGD0、SGD1)，其在用于所述NAND串的存储器单元(1024、1134、1234)的控制栅极层(WLD2)上方；在所述堆叠体中蚀刻存储器孔(618、619；630、710、711、714-719；1001、1002；1101、1102；1201、1202)；沿着所述存储器孔的与所述存储器单元的控制栅极层相邻的壁提供存储器膜(1003、1004、1005；1103、1104、1105；1203、1204、1205)；在所述存储器孔中提供多晶硅(1010、1010a、1105、1205)，并且使用激光热退火将所述多晶硅转化为晶体硅(1105b、1205b)，其中所述晶体硅跨越所述选择栅极晶体管的控制栅极层；以及在所述选择栅极晶体管的控制栅极层中提供金属(662、1126a、1226)，其中所述晶体硅形成所述选择栅极晶体管的沟道(1005、1020ch、1022ch、1130ch、1132ch、1230ch、1232ch)，所述金属提供所述选择栅极晶体管的控制栅极(1020cg、1022cg、1130cg、1132cg、1230cg、1232cg)，并且在所述金属与所述晶体硅之间提供所述选择栅极晶体管的栅极氧化物(1020ox、1022ox、1130ox、1132ox、1230ox、1232ox)。2.根据权利要求1所述的方法，其中：沿着所述存储器孔的与所述选择栅极晶体管的控制栅极层相邻的壁来沉积所述栅极氧化物；并且所述多晶硅包括开放的圆柱(1010a)或封闭的圆柱(1010)。3.根据权利要求2所述的方法，其中：所述存储器膜沿着所述存储器孔的壁沉积直到所述堆叠体的顶部(616)，并且然后被回蚀刻到在所述选择栅极晶体管的控制栅极层的高度下方的级(z1、z2)，以在所述选择栅极晶体管的控制栅极层的高度处为要沿着所述存储器孔的壁沉积的所述栅极氧化物提供开口(1007)。4.根据权利要求2或3所述的方法，其中：所述存储器膜包括电荷捕获材料(1003、1103、1203)、隧道氧化物(1004、1104、1204)以及多晶硅沟道(1005、1105、1205)；并且所述选择栅极晶体管的栅极氧化物与所述存储器膜的隧道氧化物分开地沉积，并且比所述存储器膜的隧道氧化物更厚；并且在所述多晶硅沟道之后提供被转化为晶体硅的所述多晶硅。5.根据权利要求1至4中任一项所述的方法，还包括：在所述晶体硅上方提供掺杂多晶硅接触体(1012)，其中所述掺杂多晶硅接触体从所述晶体硅(1010)延伸到所述存储器孔的顶部。6.根据权利要求1至5中任一项所述的方法，其中：所述选择栅极晶体管是在所述NAND串的顶部处的多个选择栅极晶体管中的最顶部选择栅极晶体管(1020、1130、1230)；在所述最顶部选择栅极晶体管下方提供附加的选择栅极晶体管(1022、1132、1232)；所述存储器膜延伸到所述附加的选...

【专利技术属性】
技术研发人员：M乔杜里，张艳丽，J刘，RS马卡拉，J阿尔斯梅尔，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US