静电放电保护结构及其形成方法和工作方法技术

本发明专利技术提供一种静电放电保护结构及其形成方法和工作方法，其中，形成方法包括：提供衬底，衬底包括：第一区域和第二区域；在第一区域衬底中形成第一阱区；在第二区域衬底中形成第二阱区，第二阱区与第一阱区相接触；至少在第一区域或第二区域衬底上形成伪栅极结构；在伪栅极结构周围的第一阱区中形成第一掺杂层，第一掺杂层与第一阱区的导电类型相同；在伪栅极结构周围的第二阱区中形成第二掺杂层，第二掺杂层与第一掺杂层的导电类型不相同；在第一掺杂层和第二掺杂层上形成介质层，介质层暴露出所述伪栅极结构顶部表面。伪栅极结构能够在形成介质层的过程中，减少介质层中的凹坑，进而能够改善介质层的绝缘性能，进而改善所形成静电放电保护结构性能。

【技术实现步骤摘要】
静电放电保护结构及其形成方法和工作方法
本专利技术涉及半导体制造
，尤其涉及一种静电放电保护结构及其形成方法和工作方法。
技术介绍
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。电阻元件是芯片上的重要元件。对于电子产品而言，静电放电(Electrostaticdischarge,ESD)是影响集成电路可靠性的一个主要因素。静电放电是一种电荷的快速中和过程。由于静电电压很高会给集成电路带来破坏性的后果，造成集成电路的失效。因此，为了保护集成电路免遭静电放电的损害，静电放电保护器件也设计于集成电路中，以防止集成电路受到静电放电的损坏。静电放电保护器件通常包括二极管，且静电放电保护器件通常与其他半导体器件，如MOS晶体管一起形成于同一芯片中。这就要求所述静电放电保护器件的形成方法能够与其他半导体器件的形成工艺相互兼容。然而，现有的静电放电保护结构的形成方法形成的静电放电保护器件的性能较差。
技术实现思路
本专利技术解决的问题是提供一种静电放电保护结构及其形成方法和工作方法，能够改善所形成的静电放电保护结构性能。为解决上述问题，本专利技术提供一种静电放电保护结构的形成方法，包括：提供衬底，所述衬底包括：第一区域和第二区域；在所述第一区域衬底中形成第一阱区；在所述第二区域衬底中形成第二阱区，所述第二阱区与第一阱区相接触；至少在所述第一区域或第二区域的衬底上形成伪栅极结构；在所述伪栅极结构周围的第一阱区中形成第一掺杂层，所述第一掺杂层与所述第一阱区的导电类型相同；在所述伪栅极结构周围的第二阱区中形成第二掺杂层，所述第二掺杂层与第一掺杂层的导电类型不相同；在所述第一掺杂层和第二掺杂层上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极结构顶部表面。可选的，所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，或位于所述第二区域衬底上的第二伪栅极结构；或者所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，以及位于所述第二区域衬底上的第二伪栅极结构；所述第一掺杂层的个数为多个，所述第二掺杂层的个数为多个；形成所述第一伪栅极结构之后，形成所述第一掺杂层的步骤包括：在所述第一伪栅极结构两侧的衬底中形成第一掺杂层；形成所述第二伪栅极结构之后，形成所述第二掺杂层的步骤包括：在所述第二伪栅极结构两侧的衬底中形成第二掺杂层。可选的，所述第一伪栅极结构包括：位于所述第一区域衬底上的第一伪栅介质层，以及位于所述第一伪栅介质层上的第一伪栅极；所述第二伪栅极结构包括：位于所述第二区域衬底上的第二伪栅介质层，以及位于所述第二伪栅介质层上的第二伪栅极；形成所述第一伪栅极结构和所述第二伪栅极结构的步骤包括：在所述第一区域衬底和第二区域衬底上形成伪栅介质材料层；在所述伪栅介质材料层上形成伪栅极层；对所述伪栅极层和所述伪栅介质材料层进行图形化，在所述第一区域衬底上形成第一伪栅介质层和位于所述第一伪栅介质层上的第一伪栅极，在所述第二区域衬底上形成第二伪栅介质层和位于所述第二伪栅介质层上的第二伪栅极。可选的，所述衬底还包括：位于所述第一区域和第二区域之间的隔离区，所述衬底的隔离区中具有隔离结构；形成所述伪栅极结构的步骤还包括：在所述隔离结构上形成第三伪栅极结构。可选的，形成所述介质层的步骤包括：在所述第一掺杂层和第二掺杂层上形成初始介质层，所述初始介质层覆盖所述伪栅极结构顶部和侧壁；对所述初始介质层进行平坦化处理，暴露出所述伪栅极结构顶部表面，形成介质层。可选的，形成所述介质层之后，还包括：在所述伪栅极结构顶部表面形成金属化物。可选的，形成所述介质层之后，所述形成方法还包括：在所述介质层和所述金属化物上形成顶层介质层，在所述第一区域介质层和顶层介质层中形成第一插塞，所述第一插塞连接所述第一掺杂层；在所述第二区域介质层和顶层介质层中形成第二插塞，所述第二插塞连接所述第二掺杂层；在所述顶层介质层中形成栅极线，所述栅极线连接所述伪栅极结构。可选的，所述衬底包括：基底，位于第一区域基底上的第一鳍部，位于所述第二区域基底上的第二鳍部；所述伪栅极结构横跨所述第一鳍部和第二鳍部，并位于所述第一鳍部和第二鳍部部分侧壁和顶部上。相应的，本专利技术还提供一种静电放电保护结构，包括：衬底，所述衬底包括：第一区域和第二区域；位于所述第一区域衬底中的第一阱区；位于所述第二区域衬底中的第二阱区，所述第二阱区与第一阱区相接触；至少位于所述第一区域或第二区域衬底上的伪栅极结构；位于所述伪栅极结构周围的第一阱区中的第一掺杂层，所述第一掺杂层与所述第一阱区的导电类型相同；位于所述伪栅极结构周围的第二阱区中的第二掺杂层，所述第二掺杂层与第一掺杂层的导电类型不相同；位于所述第一掺杂层和第二掺杂层上的介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极结构顶部表面。可选的，所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，或位于所述第二区域衬底上的第二伪栅极结构；或者，所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，以及位于所述第二区域衬底上的第二伪栅极结构。可选的，所述第一掺杂层的个数为多个；所述第二掺杂层的个数为多个；所述第一掺杂层位于所述第一伪栅极结构两侧；所述第二掺杂层位于所述第二伪栅极结构两侧。可选的，所述第一伪栅极结构包括：位于所述第一区域衬底上的第一伪栅介质层；位于所述第一伪栅介质层上的第一伪栅极；所述第二伪栅极结构包括：位于所述第二区域衬底上的第二伪栅介质层；位于所述第二伪栅介质层上的第二伪栅极。可选的，所述第一伪栅极和第二伪栅极的材料为硅、锗或硅锗；所述第一伪栅介质层和所述第二伪栅介质层的材料为氧化硅。可选的，所述第二区域为环形，且位于所述第一区域外围。可选的，所述衬底还包括：位于所述第一区域和第二区域之间的隔离区；所述衬底的隔离区中具有隔离结构；所述伪栅极结构还包括：位于所述隔离区隔离结构上的第三伪栅极结构。可选的，所述第一阱区与所述第二阱区的导电类型相同；所述伪栅极结构位于所述第一阱区和第二阱区上。此外，本专利技术还提供一种静电放电保护结构的工作方法，包括：提供静电放电保护结构；在所述第一掺杂层上施加静电电位；在所述第二掺杂层上施加第一电位，所述第一电位小于所述静电电位。可选的，所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，所述第一掺杂层的个数为多个，所述第一掺杂层位于所述第一伪栅极结构两侧。可选的，所述第一掺杂层为P型半导体，所述工作方法还包括：在所述第一伪栅极结构上施加第二电位，所述第二电位小于所述静电电位。可选的，所述第二电位等于所述第一电位。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的静电放电保护结构的形成方法中，形成所述介质层之前，至少在所述第一区域后第二区域衬底上形成伪栅极结构。所述伪栅极结构能够在形成所述介质层的过程中，对所述介质层起支撑作用，从而减少因形成介质层过程中的平坦化工艺在所述介质层中形成凹坑，进而能够改善所述介质层的绝缘性能。综上，所述形成方法能够改善所形成静电放电保护结构的性能。本专利技术技术方案提供的静电放电保护结构中，至少在所述第一区域后第二区域衬底上具有伪栅极结构，所述伪栅本文档来自技高网...

【技术保护点】
一种静电放电保护结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括：第一区域和第二区域；在所述第一区域衬底中形成第一阱区；在所述第二区域衬底中形成第二阱区，所述第二阱区与第一阱区相接触；至少在所述第一区域或第二区域的衬底上形成伪栅极结构；在所述伪栅极结构周围的第一阱区中形成第一掺杂层，所述第一掺杂层与所述第一阱区的导电类型相同；在所述伪栅极结构周围的第二阱区中形成第二掺杂层，所述第二掺杂层与第一掺杂层的导电类型不相同；在所述第一掺杂层和第二掺杂层上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极结构顶部表面。

【技术特征摘要】
1.一种静电放电保护结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括：第一区域和第二区域；在所述第一区域衬底中形成第一阱区；在所述第二区域衬底中形成第二阱区，所述第二阱区与第一阱区相接触；至少在所述第一区域或第二区域的衬底上形成伪栅极结构；在所述伪栅极结构周围的第一阱区中形成第一掺杂层，所述第一掺杂层与所述第一阱区的导电类型相同；在所述伪栅极结构周围的第二阱区中形成第二掺杂层，所述第二掺杂层与第一掺杂层的导电类型不相同；在所述第一掺杂层和第二掺杂层上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极结构顶部表面。2.如权利要求1所述的静电放电保护结构的形成方法，其特征在于，所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，或位于所述第二区域衬底上的第二伪栅极结构；或者所述伪栅极结构包括：位于所述第一区域衬底上的第一伪栅极结构，以及位于所述第二区域衬底上的第二伪栅极结构；所述第一掺杂层的个数为多个，所述第二掺杂层的个数为多个；形成所述第一伪栅极结构之后，形成所述第一掺杂层的步骤包括：在所述第一伪栅极结构两侧的衬底中形成第一掺杂层；形成所述第二伪栅极结构之后，形成所述第二掺杂层的步骤包括：在所述第二伪栅极结构两侧的衬底中形成第二掺杂层。3.如权利要求2所述的静电放电保护结构的形成方法，其特征在于，所述第一伪栅极结构包括：位于所述第一区域衬底上的第一伪栅介质层，以及位于所述第一伪栅介质层上的第一伪栅极；所述第二伪栅极结构包括：位于所述第二区域衬底上的第二伪栅介质层，以及位于所述第二伪栅介质层上的第二伪栅极；形成所述第一伪栅极结构和所述第二伪栅极结构的步骤包括：在所述第一区域衬底和第二区域衬底上形成伪栅介质材料层；在所述伪栅介质材料层上形成伪栅极层；对所述伪栅极层和所述伪栅介质材料层进行图形化，在所述第一区域衬底上形成第一伪栅介质层和位于所述第一伪栅介质层上的第一伪栅极，在所述第二区域衬底上形成第二伪栅介质层和位于所述第二伪栅介质层上的第二伪栅极。4.如权利要求1所述的静电放电保护结构的形成方法，其特征在于，所述衬底还包括：位于所述第一区域和第二区域之间的隔离区，所述衬底的隔离区中具有隔离结构；形成所述伪栅极结构的步骤还包括：在所述隔离结构上形成第三伪栅极结构。5.如权利要求1所述的静电放电保护结构的形成方法，其特征在于，形成所述介质层的步骤包括：在所述第一掺杂层和第二掺杂层上形成初始介质层，所述初始介质层覆盖所述伪栅极结构顶部和侧壁；对所述初始介质层进行平坦化处理，暴露出所述伪栅极结构顶部表面，形成介质层。6.如权利要求1所述的静电放电保护结构的形成方法，其特征在于，形成所述介质层之后，还包括：在所述伪栅极结构顶部表面形成金属化物。7.如权利要求6所述的静电放电保护结构的形成方法，其特征在于，形成所述介质层之后，所述形成方法还包括：在所述介质层和所述金属化物上形成顶层介质层，在所述第一区域介质层和顶层介质层中形成第一插塞，所述第一插塞连接所述第一掺杂层；在所述第二区域介质层和顶层介质层中形成第二插塞，所述第二插塞连接所述第二掺杂层；在所述顶层介质层中形成栅极线，所述栅极线连接所述伪栅极结构。8.如权利要求1所述的静电放电保护结构的...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31