堆叠式半导体封装件制造技术

提供了一种堆叠式半导体封装件，其具有各种尺寸的各种类型的半导体芯片并且能够小型化。堆叠式半导体封装件包括基体基底层和设置在基体基底层的顶表面上的子半导体封装件。子半导体封装件包括：多个子半导体芯片，彼此分隔开；子模层，填充多个子半导体芯片之间的空间，以围绕多个子半导体芯片的侧表面。堆叠式半导体封装件包括堆叠在子半导体封装件上的至少一个主半导体芯片，至少一个主半导体芯片通过第一电连接构件电连接到基体基底层。

【技术实现步骤摘要】
堆叠式半导体封装件本申请要求于2016年11月10日在韩国知识产权局提交的第10-2016-0149557号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
本公开涉及一种堆叠式半导体封装件，更具体地，涉及一种具有具备各种尺寸的多个半导体芯片的堆叠式半导体封装件。
技术介绍
随着电子工业的快速发展，电子装置已经被制造为尺寸缩减的且轻量的，并且具有高容量。因此，已经开发出包括多个半导体芯片的半导体封装件。此外，已经开发出其中的每个包括具有各种尺寸的各种类型的半导体芯片的半导体封装件。期望这些半导体封装件继续减小尺寸和重量。
技术实现思路
公开的实施例提供一种堆叠式半导体封装件，所述堆叠式半导体封装件具有具备各种面积的各种类型的半导体芯片并能够小型化。根据专利技术构思的一方面，一种堆叠式半导体封装件包括：基体基底层；子半导体封装件，设置在基体基底层的顶表面上。子半导体封装件包括：多个子半导体芯片，彼此水平地分隔开；子模层，填充所述多个子半导体芯片之间的空间，以围绕所述多个子半导体芯片的侧表面；再分配结构，设置在所述多个子半导体芯片的有源表面上以及子模层上，再分配结构包括电连接到基体基底层的再分配焊盘以及被构造为将所述多个子半导体芯片中的至少一些与再分配焊盘连接的再分配导电层。堆叠式半导体封装件包括堆叠在子半导体封装件上的至少一个主半导体芯片，所述至少一个主半导体芯片通过第一电连接构件电连接到基体基底层。根据专利技术构思的另一方面，一种堆叠式半导体封装件包括：子半导体封装件，所述子半导体封装件包括水平地彼此分隔开的多个子半导体芯片、填充所述多个子半导体芯片之间的空间的子模层以及包括再分配焊盘和再分配导电层的再分配结构，再分配导电层被构造为将所述多个子半导体芯片中的至少一些与再分配焊盘连接，再分配结构位于所述多个子半导体芯片的有源表面上以及子模层上；多个主半导体芯片，每个主半导体芯片具有与子半导体封装件的面积相同的面积，所述多个主半导体芯片以阶梯形式堆叠在子半导体封装件上。根据专利技术构思的另一方面，一种堆叠式半导体封装件包括基体封装件基底和设置在基体封装件基底上的子半导体封装件。子半导体封装件包括：多个第一半导体芯片，彼此水平地分隔开，当从平面图观察时，其中的至少两个第一半导体芯片具有彼此不同的面积；子模层，填充所述第一半导体芯片之间的空间；子封装件基底，设置在所述多个第一半导体芯片和子模层上。所述堆叠式半导体封装件还至少包括设置在子半导体封装件上的第二半导体芯片。当从平面图观察时，所述第二半导体芯片具有比所述多个第一半导体芯片中的每个的面积大的面积。所述堆叠式半导体封装件还包括覆盖子半导体封装件和第二半导体芯片的模层。从平面图观察时，子半导体封装件可以具有与第二半导体芯片的面积相同的面积。附图说明通过下面结合附图的详细描述，将更清楚地理解各种实施例，其中：图1A和图1B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图2A和图2B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图3A和图3B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图4A和图4B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图5A和图5B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图6A和图6B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图7A和图7B是根据实施例的堆叠式半导体封装件的部分的剖视图和平面布局；图8A至图8F是根据实施例的制造子半导体封装件的方法的顺序工艺操作的剖视图；图9是根据实施例的制造子半导体封装件的方法的剖视图；图10A至图10C是根据实施例的制造子半导体封装件的方法的顺序工艺操作的剖视图；图11是根据实施例的制造子半导体封装件的方法的剖视图；图12是根据实施例的系统的框图。具体实施方式在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。同样的标号始终指示同样的元件。虽然不同的附图示出示例性实施例的变型，但是这些附图未必意图彼此互相排斥。相反，如从下面详细描述的上下文中将看出的，当将附图及其描述作为整体考虑时，不同附图中描绘和描述的某些特征可以与其它附图的其它特征结合以产生各种实施例。将理解的是，尽管这里可以使用术语第一、第二、第三等描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受这些术语的限制。除非上下文另外指出，否则这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开，例如如命名惯例一样。因此，在不脱离本专利技术的教导的情况下，下面在说明书的一个部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分中或在权利要求书中被称为第二元件、组件、区域、层或部分。另外，在某些情况下，即使术语在说明书中不使用“第一”、“第二”等来描述，它在权利要求中也仍可以被称作“第一”或“第二”，以便将要保护的不同的元件彼此区分开。将理解的是，当元件被称作“连接”或“结合”到另一元件或者“在”另一元件“上”时，它可以直接连接或结合到所述另一元件、或者在所述另一元件上，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件、或者“接触”另一元件或与另一元件“接触”时，不存在中间元件。用于描述元件之间关系的其它词语应该以类似的方式来解释(例如，“在……之间”与“直接在……之间”，“相邻的”与“直接相邻的”等)。将参照以理想示意图方式的平面图和/或剖视图来描述这里所描述的实施例。因此，可以根据制造技术和/或公差来修改示例性视图。因此，所公开的实施例不限于图中所示的实施例，而是包括基于制造工艺形成的构造的修改。因此，图中例示的区域可以具有示意性质，图中所示的区域的形状可以例示专利技术的方面不限于其的元件的区域的特定形状。为了易于描述，在这里可以使用诸如“在……下面”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件随后将被定位为在所述其它元件或特征“上方”。因此，术语“在……下方”可以包括上方和下方两种方位。装置可被另外定位(例如，旋转90度或者在其它方位)，并且相应地解释这里使用的空间相对描述语。当涉及方位、布局、位置、形状、尺寸、数量或其它计量时，如这里所使用的诸如“相同”、“相等”、“平面”或“共面”的术语并不一定意味着精确相同的方位、布局、位置、形状、尺寸、数量或其它计量，而是意图包含例如由于制造工艺而可能发生的可接受的变化内的几乎相同的方位、布局、位置、形状、尺寸、数量或其它计量。除非上下文或其它陈述另有指示，否则这里可以使用术语“基本上”来强调这一含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上平面”的项可以精确相同、相等或平面，或者可以在例如由于制造工艺而可能发生的可接受的变化内的相同、相等或平面。如这里所使用的，被描述为“电连接”的项被构造为使得电信号可以从一项传递到另一项。因此，物本文档来自技高网...

【技术保护点】
一种堆叠式半导体封装件，所述堆叠式半导体封装件包括：基体基底层；子半导体封装件，设置在所述基体基底层的顶表面上，所述子半导体封装件包括：多个子半导体芯片，彼此水平地分隔开，子模层，填充所述多个子半导体芯片之间的空间，以围绕所述多个子半导体芯片的侧表面，以及再分配结构，设置在所述多个子半导体芯片的有源表面上以及所述子模层上，所述再分配结构包括电连接到所述基体基底层的再分配焊盘以及被构造为将所述多个子半导体芯片中的至少一些与所述再分配焊盘连接的再分配导电层；以及至少一个主半导体芯片，堆叠在所述子半导体封装件上，所述至少一个主半导体芯片通过第一电连接构件电连接到所述基体基底层。

【技术特征摘要】
2016.11.10 KR 10-2016-01495571.一种堆叠式半导体封装件，所述堆叠式半导体封装件包括：基体基底层；子半导体封装件，设置在所述基体基底层的顶表面上，所述子半导体封装件包括：多个子半导体芯片，彼此水平地分隔开，子模层，填充所述多个子半导体芯片之间的空间，以围绕所述多个子半导体芯片的侧表面，以及再分配结构，设置在所述多个子半导体芯片的有源表面上以及所述子模层上，所述再分配结构包括电连接到所述基体基底层的再分配焊盘以及被构造为将所述多个子半导体芯片中的至少一些与所述再分配焊盘连接的再分配导电层；以及至少一个主半导体芯片，堆叠在所述子半导体封装件上，所述至少一个主半导体芯片通过第一电连接构件电连接到所述基体基底层。2.根据权利要求1所述的堆叠式半导体封装件，其中，从平面图看所述子半导体封装件具有与所述至少一个主半导体芯片的每个主半导体芯片的面积相同的面积。3.根据权利要求2所述的堆叠式半导体封装件，其中，所述子半导体封装件粘附到所述基体基底层的所述顶表面，使得所述多个子半导体芯片的有源表面背离所述基体基底层，所述堆叠式半导体封装件还包括将所述再分配焊盘与所述基体基底层电连接的第二电连接构件，其中，所述第一电连接构件和所述第二电连接构件是键合布线。4.根据权利要求3所述的堆叠式半导体封装件，其中，所述再分配焊盘在垂直于所述基体基底层的主表面的方向上不与所述至少一个主半导体芯片的至少第一主半导体芯片叠置。5.根据权利要求2所述的堆叠式半导体封装件，其中，所述至少一个主半导体芯片包括以阶梯形式堆叠的多个主半导体芯片，所述第一电连接构件为键合布线。6.根据权利要求5所述的堆叠式半导体封装件，其中，所述多个主半导体芯片的最下面的主半导体芯片在垂直于所述基体基底层的主表面的方向上与所述多个子半导体封装件叠置。7.根据权利要求6所述的堆叠式半导体封装件，所述堆叠式半导体封装件还包括：第二电连接构件，将所述再分配焊盘与所述基体基底层电连接；以及晶粒键合膜，位于所述子半导体封装件与所述最下面的主半导体芯片之间，其中，所述第二电连接构件是键合布线，所述晶粒键合膜埋置所述第二电连接构件的部分。8.根据权利要求6所述的堆叠式半导体封装件，其中，所述最下面的主半导体芯片以阶梯形式堆叠在所述子半导体封装件上。9.根据权利要求8所述的堆叠式半导体封装件，其中，在朝向所述基体基底层的主表面的方向上，由所述最下面的主半导体芯片和所述子半导体封装件形成的阶梯结构的阶梯上升所横移的方向垂直于由所述多个主半导体芯片形成的阶梯结构的阶梯上升所横移的方向。10.根据权利要求8所述的堆叠式半导体封装件，其中，在朝向所述基体基底层的主表面的方向上，由所述最下面的主半导体芯片和所述子半导体封装件形成的阶梯结构的阶梯上升所横移的方向与由所述多个主半导体芯片形成的阶梯结构的阶梯上升所横移的方向相同。11.根据权利要求8所述的堆叠式半导体封装件，其中，在朝向所述基体基底层的主表面的方向上，由所述最下面的主半导体芯片和所述子半导体封装件形成的阶梯结构的阶梯上升所沿的方向与所述子半导体封装件的顶表面的边的方向形成锐角。12.根据权利要求8所述的堆叠式半导体封装件，其中，所述再分配结构还包括不电连接到所述多个子半导体芯片的内部电路的虚设焊盘，所述第一电连接构件经由所述虚设焊盘将所述多个主半导体芯片与所述基体基底层连接。13.根据权利要求2所述的堆叠式半导体封装件，其中，所述子半导体封装件粘附到所述基体基底层的所述顶表面，使得所...

【专利技术属性】
技术研发人员：李俊镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR