半导体管芯封装及生产这种封装的方法技术
【技术实现步骤摘要】
半导体管芯封装及生产这种封装的方法
本专利技术涉及半导体处理，尤其涉及多个集成电路管芯在3D互连的封装中的集成。
技术介绍
集成电路设备(也称为半导体芯片或管芯)的3D集成近年来已经经历了许多发展。具体而言，具有大量管芯到管芯互连的两个或更多个管芯的集成在封装尺寸和散热问题方面已成为挑战。传统的PoP(Package-on-Package(封装层叠))方法涉及将两个管芯(例如移动应用中的应用处理器和存储器芯片)封装在分开的球栅阵列型封装中，并将一个封装组装在另一个之上。所产生的封装高度可能是有问题的，并且封装级焊球不允许以例如根据宽I/O标准实现集成所要求的小间距来实现大量互连。已被提出的一种改进是针对底部管芯使用嵌入式管芯封装或晶片级重构管芯封装。嵌入式管芯封装将硅管芯嵌入在层压PCB中。重构的封装使用晶片级成型技术来重构晶片或面板形基板，这允许薄膜封装级互连在再分布层(RDL)中的创建。该技术被称为扇出晶片级封装(FO-WLP)或者eWLB(即嵌入式晶片级球栅阵列)，例如在文档“NextgenerationeWLBpackaging(下一代eWLB封装)”(Y...
【技术保护点】
一种半导体管芯封装，包括：·由模具材料形成的基板(2)，其中在所述模具材料中并排嵌入的是第一半导体管芯(1)和穿基板通孔(TSV)插入件(16)，所述基板(2)、所述TSV插入件(16)和所述第一管芯(1)具有前侧和背侧，并且其中·所述TSV插入件(16)包括所述插入件的前侧上的N个触点(12)、所述插入件的背侧上的N个触点(11)以及分别将所述插入件的前侧和背侧上的所述触点(12、11)互连的N个金属填充的通孔(17)，N是大于或等于1的整数，·所述第一管芯(1)包括在所述第一管芯的前侧上的N个触点(7)，·所述第一管芯还包括在所述第一管芯的所述前侧上的一个或多个接触端子...
【技术特征摘要】
2016.08.25 EP 16185640.61.一种半导体管芯封装，包括：·由模具材料形成的基板(2)，其中在所述模具材料中并排嵌入的是第一半导体管芯(1)和穿基板通孔(TSV)插入件(16)，所述基板(2)、所述TSV插入件(16)和所述第一管芯(1)具有前侧和背侧，并且其中·所述TSV插入件(16)包括所述插入件的前侧上的N个触点(12)、所述插入件的背侧上的N个触点(11)以及分别将所述插入件的前侧和背侧上的所述触点(12、11)互连的N个金属填充的通孔(17)，N是大于或等于1的整数，·所述第一管芯(1)包括在所述第一管芯的前侧上的N个触点(7)，·所述第一管芯还包括在所述第一管芯的所述前侧上的一个或多个接触端子(6、35)，·被安装在所述基板(2)的背侧上的第二半导体管芯(15)，所述第二半导体管芯包括N个触点(8)，所述N个触点被分别连接到所述TSV插入件(16)在所述插入件(16)的背侧上的N个触点(11)，·被安装在所述第一管芯(1)和所述TSV插入件(16)的所述前侧上的横向连接设备(18)，所述横向连接设备设置有第一和第二组(19、20)的N个触点，所述组各自被并排放置在所述横向连接设备的同一表面上，其中所述第一和第二组(19、20)的N个触点在所述横向连接设备内部分别被互连，并且其中所述横向连接设备上的所述第一和第二组(19、20)的N个触点分别被相应地连接到所述第一管芯上的所述N个触点(7)以及所述TSV插入件(16)的在所述插入件的前侧上的N个触点(12)，使得所述第一管芯(1)上的所述N个触点(7)通过所述横向连接设备(18)和所述TSV插入件(16)分别被连接到所述第二管芯上(15)的所述N个触点(8)，·被连接到所述第一管芯上的所述接触端子(6)的至少一些的多个封装级接触凸块(4)。2.根据权利要求1所述的封装，其特征在于，所述横向连接设备(18)在所述基板(2)的外部且被安装在所述基板(2)的前侧。3.根据权利要求2所述的封装，其特征在于，包括在所述基板(2)的前侧上的再分布层(RDL)(3)，并且其中所述封装级接触凸块(4)被安装在所述RDL(3)的外表面上，并通过所述RDL(3)内的导体(36)被连接到所述第一管芯(1)的接触端子，并且其中所述横向连接设备(18)同样被安装在所述RDL(3)的外表面上。4.根据权利要求3所述的封装，其特征在于，所述RDL(3)包括将所述第一管芯(1)上的所述N个触点(7)连接到所述RDL(3)的外表面上的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。