电子封装件及其制法制造技术

一种电子封装件及其制法，先设置第一电子元件于一承载件上，且该第一电子元件上设有第一绝缘层，再形成包覆该第一绝缘层与该第一电子元件的包覆层于该承载件上，接着仅需移除部分该包覆层与部分该第一绝缘层，即可于该包覆层及第一绝缘层上形成第二绝缘层及电性连接该第一电子元件的线路层。

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种半导体封装技术，尤指一种多芯片的电子封装件及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(ChipScalePackage,CSP)、芯片直接贴附封装(DirectChipAttached,DCA)或多芯片模组封装(Multi-ChipModule,MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维集成电路(3DIC)芯片堆叠技术等。图1A至图1B为悉知多芯片模组封装制程的剖面示意图。如图1A所示，第一芯片11与第二芯片12藉由黏着层100设于一承载件10的离形层10a上，并进行模压以形成一封装胶体13，使该封装胶体13包覆该第一及第二芯片11,12。具体地，该第一芯片11与第二芯片12上设有金属柱15与第一钝化层101,102，并以第二钝化层14覆盖该金属柱15。如图1B所示，以研磨方式去除部分封装胶体13及第一与第二钝化层101,102,14，使该金属柱15外露于该封装胶体13。然而，悉知多芯片模组封装制程中，当进行研磨制程时，须考量并控制各层所叠加的总厚度(如第一钝化层101,102、第二钝化层14及封装胶体13等的厚度)，也就是须研磨多层钝化层，以致于研磨制程的制程能力不足，而导致有过磨或作业性问题。尤其是当第一芯片与第二芯片的原始厚度不同时，若再叠加第一钝化层及第二钝化层时，两者总厚度将会有明显差异，导致部分芯片会有过磨问题或部分芯片会有研磨不足问题。因此，如何克服悉知技术的缺点，实为目前各界亟欲解决的技术问题。专利
技术实现思路
鉴于上述悉知技术的缺失，本专利技术提供一种电子封装件及其制法，能提升研磨的制程能力，并可减少制程及节省成本。本专利技术的电子封装件，包括：第一电子元件；第一绝缘层，其设于该第一电子元件与第二电子元件上；包覆层，其包覆该第一电子元件，且令该第一绝缘层外露于该包覆层；第二绝缘层，其形成于该包覆层与该第一绝缘层上；以及线路层，其形成于该第二绝缘层上且电性连接该第一电子元件。本专利技术还提供一种电子封装件的制法，其包括：设置至少一第一电子元件于一承载件上，且该第一电子元件上设有第一绝缘层；形成包覆层于该承载件上，以包覆该第一绝缘层与第一电子元件；移除部分该包覆层与部分该第一绝缘层，以令该第一绝缘层外露于该包覆层；形成第二绝缘层于该包覆层与该第一绝缘层上；以及形成线路层于该第二绝缘层上且电性连接至该第一电子元件。前述的制法中，还包括移除该承载件。前述的电子封装件及其制法中，该第一电子元件具有相对的作用面及非作用面，该第一绝缘层设于该作用面上。前述的电子封装件及其制法中，该包覆层的上表面齐平该第一绝缘层的上表面。前述的电子封装件及其制法中，还包括形成于该第一绝缘层及第二绝缘层中的多个导电盲孔，以供该线路层藉由该导电盲孔电性连接至该第一电子元件。前述的电子封装件及其制法中，还包括形成多个导电元件于该线路层上。前述的电子封装件及其制法中，还包括嵌埋第二电子元件于该包覆层中，且该第二电子元件的高度不同于该第一电子元件的高度，并使该第一绝缘层还设于该第二电子元件上，而令该线路层还电性连接该第二电子元件。例如，该第一电子元件与第二电子元件具有相对的作用面及非作用面，该第一绝缘层设于该作用面上，且该第一电子元件的作用面与该包覆层的上表面之间的距离大于该第二电子元件的作用面与该包覆层的上表面之间的距离。此外，该第二电子元件与该第一电子元件之间的高度差小于10um。或者，该第二电子元件的高度大于该第一电子元件的高度。又，该第二电子元件与该第一绝缘层的总高度不同于该第一电子元件与该第一绝缘层的总高度。另外，该第二电子元件与该第一绝缘层的总高度等于该第一电子元件与该第一绝缘层的总高度。此外，该第一绝缘层位于该第一电子元件上的厚度与该第一绝缘层位于该第二电子元件上的厚度不一致。另一方面，还包括形成导电盲孔于该第一绝缘层及第二绝缘层中，且令该线路层藉由该导电盲孔电性连接至该第一电子元件及第二电子元件。由上可知，本专利技术的电子封装件及其制法，主要藉由当该第一电子元件设于该承载件上时，该第一电子元件上仅形成单一绝缘层(即第一绝缘层)，而未形成多层绝缘层及金属柱，因而只需移除一层绝缘层，而无需移除两层绝缘层，故相较于悉知技术，本专利技术的制法能提升研磨的制程能力，且可减少制程(如：黄光、电镀铜柱等)及节省成本。附图说明图1A至图1B为悉知多芯片模组封装制程的剖面示意图；图2A至图2F为本专利技术的电子封装件的制法的剖面示意图；图3A至图3B为图2A至图2C的另一实施例的剖面示意图；以及图4A至图4F为图2A至图2C的其它实施例的剖面示意图。符号说明10,20承载件10a,20a离形层100黏着层101,102第一钝化层11第一芯片12第二芯片13封装胶体14第二钝化层15金属柱2,4电子封装件200结合层201,202,301,302第一绝缘层21第一电子元件21a,22a作用面21b,22b非作用面210,220电极垫22第二电子元件23包覆层23a第一表面23b第二表面24第二绝缘层240盲孔25线路层250导电盲孔26导电元件27绝缘保护层a,b距离D,H,L总高度d,h高度t,t1,t2厚度。具体实施方式以下藉由特定的具体实施例说明本专利技术的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。图2A至图2F为本专利技术的电子封装件2的制法的剖面示意图。如图2A所示，设置至少一第一电子元件21与至少一第二电子元件22于一承载件20上，且该第一与第二电子元件21,22上设有第一绝缘层201,202，其中，该第二电子元件22相对该承载件20的高度d不同于该第一电子元件21相对该承载件20的高度h，且两者之间的高度差小于10um(即d-h＜10um)，也就是，在同一比对基础下，该第一电子元件21与第二电子元件22的厚度不同，厚度差小于10um。于本实施例中，该第一与第二电子元件21,22为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第一电子元件21与第二电子元件22为半导体芯片，其具有相对的作用面21a,22a与非作用面21b,22b，该作用面21a,22a具有多个电极垫210,220，且该第一电子元件21与第二电子元件22以其非作用面21b,22b藉由一结合层200黏固于该承载件20的离形层20a上。此外，该第二电子元件22的高度d(该结合层200的厚度极薄，可忽略)大于该第一电子元件21的高度h(本文档来自技高网...

【技术保护点】
一种电子封装件，其特征为，该电子封装件包括：第一电子元件；第一绝缘层，其设于该第一电子元件上；包覆层，其包覆该第一电子元件，且令该第一绝缘层外露于该包覆层；第二绝缘层，其形成于该包覆层与该第一绝缘层上；以及线路层，其形成于该第二绝缘层上且电性连接该第一电子元件。

【技术特征摘要】
2016.11.07 TW 1051361211.一种电子封装件，其特征为，该电子封装件包括：第一电子元件；第一绝缘层，其设于该第一电子元件上；包覆层，其包覆该第一电子元件，且令该第一绝缘层外露于该包覆层；第二绝缘层，其形成于该包覆层与该第一绝缘层上；以及线路层，其形成于该第二绝缘层上且电性连接该第一电子元件。2.如权利要求1所述的电子封装件，其特征为，该第一电子元件具有相对的作用面及非作用面，该第一绝缘层设于该作用面上。3.如权利要求1所述的电子封装件，其特征为，该包覆层的上表面齐平该第一绝缘层的上表面。4.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第一绝缘层及第二绝缘层中的多个导电盲孔，以供该线路层藉由该导电盲孔电性连接至该第一电子元件。5.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该线路层上的多个导电元件。6.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括第二电子元件，其嵌埋于该包覆层中且其高度不同于该第一电子元件的高度，并使该第一绝缘层还设于该第二电子元件上，而令该线路层还电性连接该第二电子元件。7.如权利要求6所述的电子封装件，其特征为，该第一电子元件与第二电子元件具有相对的作用面及非作用面，该第一绝缘层设于该作用面上，且该第一电子元件的作用面与该包覆层的上表面的间的距离大于该第二电子元件的作用面与该包覆层的上表面之间的距离。8.如权利要求6所述的电子封装件，其特征为，该第二电子元件与该第一电子元件之间的高度差小于10um。9.如权利要求6所述的电子封装件，其特征为，该第二电子元件的高度大于该第一电子元件的高度。10.如权利要求6所述的电子封装件，其特征为，该第二电子元件与该第一绝缘层的总高度不同于该第一电子元件与该第一绝缘层的总高度。11.如权利要求6所述的电子封装件，其特征为，该第二电子元件与该第一绝缘层的总高度等于该第一电子元件与该第一绝缘层的总高度。12.如权利要求6所述的电子封装件，其特征为，该第一绝缘层位于该第一电子元件上的厚度与该第一绝缘层位于该第二电子元件上的厚度不一致。13.如权利要求6所述的电子封装件，其特征为，该电子封装件还包括形成于该第一绝缘层及第二绝缘层中的多个导电盲孔，以供该线路层藉由该导电盲孔电性连接至该第一电子元件及第二电子元件。14.一种电子封装件的制法，其特征为，该制法包括：设置至少一第一电子元件于一承载...

【专利技术属性】
技术研发人员：詹慕萱，王愉博，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71