非易失性存储器中的存储制造技术

本发明专利技术涉及非易失性存储器中的存储，例如，一种用于加扰非易失性存储器中按页(P)组织的地址的方法，其中：该存储器展现包括一个或多个字节的字写入粒度(W)；该存储器包括块擦除粒度(B)，该块擦除粒度包括每个具有若干字的一个或多个页(P)；以及当符合以下条件时，将逻辑地址(L‑ADD)转换成物理地址：当符合这些页的结构时，加扰(32)这些数据地址；以及当符合这些字的结构时，加扰(31)这些代码地址。

【技术实现步骤摘要】
非易失性存储器中的存储
本说明书总体上涉及电子电路，并且更具体地涉及使用非易失性存储器的电路。本说明书更具体地旨在对非易失性存储器中(更具体地闪存中)的信息(数据和程序)的存储进行管理。
技术介绍
集成电路可以包括鉴于他们处理的数据(如认证密钥、签名等)或他们使用的算法(如加密或解密算法)的安全性而被视为敏感的电路或信息(被称为秘密信息)。这种信息不得由第三方或未授权的电路传达，也不可被它们检测到。具体地，必须确保不能检测非易失性存储器中的这种信息的位置。用于分析集成电路的操作的技术变得越来越强大，并且黑客受益于日渐复杂的分析技术。具体地，经由隐藏信道的攻击(对电路的功率损耗的分析、对其电磁辐射的分析等)日渐复杂。
技术实现思路
需要提高对电子电路处理的安全信息的保护。还存在一种需要，该需要更具体地涉及在写入、读取和擦除粒度差异方面展现特定约束的闪存。一个实施例克服了用于保护集成电路处理的信息的已知技术的所有或部分缺点。一个实施例更具体地提供了适配成用于闪存的解决方案。由此，一个实施例提供一种用于加扰非易失性存储器中按页组织的地址的方法，其中：该存储器展现包括一个或多个字节的字写入粒度；该存储器包括块擦除粒度，该块擦除粒度包括每个具有若干字的一个或多个页；以及当符合以下条件时，将逻辑地址转换成物理地址：当符合该页的结构时，加扰这些数据地址；当符合该字的结构时，加扰这些代码地址。根据一个实施例，当符合这些块的结构时，进一步加扰这些代码地址和数据地址。根据一个实施例，地址加扰函数涉及表示密钥的字，所述密钥针对所有这些函数是完全相同或不同的。根据一个实施例，对这些地址的该加扰修改表示该地址的最高有效位，而不修改表示该字在该页内的该地址的这些位。根据一个实施例，用于加扰这些数据地址的函数修改表示该地址的最低有效位，而不修改表示该页地址的这些位。根据一个实施例，将这些块汇编成块组。根据一个实施例，用于加扰这些代码地址的函数修改表示该地址的最低有效位，而不修改表示该块组的该地址的这些位的该地址。一个实施例还提供一种电子电路，该电子电路包括：处理单元；至少一个非易失性存储器；以及地址加扰电路，该地址加扰电路位于该处理单元与该非易失性存储器之间，被设计成用于实施所描述的方法。附图说明这些特征和优点连同其他特征和优点一起将在以下关于附图以非限制性示例的方式给出的具体实施例的描述中详细呈现，在附图中：图1较示意性地并以框图的形式示出了所描述的实施例以示例的形式应用于的类型的电子电路的一个实施例；图2较示意性地并以框图的形式示出了配备有地址加扰电路的存储器电路的一个实施例；图3较示意性地展示了存储器在逻辑空间和物理空间方面的组织；图4较示意性地并以框图的形式示出了地址加扰电路的一个实施例；图5示出了用于加扰代码地址的函数的一个示例性实施例；图6示出了图5中用于处理代码地址的函数的一个示例性实施例；图7示出了用于加扰数据地址的函数的一个示例性实施例；以及图8示出了地址加扰函数的一个示例性实施例。具体实施方式在不同附图中，已经使用相同参考号标识相似元件。为了清楚起见，仅示出和详述对于理解要描述的实施例有帮助的步骤和元件。图1较示意性地并以框图的形式示出了将要描述的实施例以示例的形式应用于的类型的电子电路1的一个实施例。电路1包括：一个或多个处理单元11(PU)，例如状态机、微处理器、可编程逻辑电路等；一个或多个易失性存储区域12(RAM)(例如RAM存储器类型或寄存器)，用于在处理操作期间临时存储信息(指令、地址、数据)；一个或多个非易失性存储区域13(NVM)(例如闪存类型)，用于以永久性方式并且特别当电路未通电时存储信息；一个或多个总线14，用于电路1内部的不同元件之间的数据、地址和/或命令；以及一个或多个输入-输出接口15(I/O)(例如串行总线类型)，用于与电路1的外部进行通信。当需要时，电路1还结合NFC(近场通信)通信类型的非接触式通信电路(CLF-非接触式前端)。此外，电路1可以根据应用结合由图1中的框16(FCT)表示的其他函数，例如，密码处理器、其他接口、其他存储器等。电路1或电路的包括至少一个非易失性存储器、易失性存储器元件和执行单元的一部分被认为是安全的，换言之，执行单元可以采用安全的方式从一个或多个存储器中提取信息并将信息存储在其中，并且还以安全的方式处理此信息。另一方面，必须确保存储在非易失性存储器中的信息无法被不安全电路或执行单元利用。所描述的实施例包括以特定方式对非易失性存储器中的信息的存储进行组织，以便防止对存储器的访问经由隐藏信道可被攻击者检测到。根据一个优选实施例，本专利技术还防止对此信息的读取可由未经授权的电路或单元使用。在以下内容中，将描述更具体地适用于闪存的示例。然而，所有这些实施例更一般地适用于任何非易失性存储器。非易失性存储器中的存储设备使用负责将逻辑地址转换为物理地址的接口或地址解码器。简单地说，逻辑地址与处理单元使用的地址相对应，并且物理地址定位信息在存储器中的物理位置。根据所描述的实施例，以特定方式对存储器中的数据和代码进行加扰，以便使电路或单元在存储器中读取的不可用信息不拥有存储设备的组织规则。图2较示意性地并以框图的形式示出了配备有地址加扰电路的存储器2的一个实施例。存储器2包括由存储器单元的矩阵阵列形成的存储器平面22(MEMARRAY)和地址解码器24(DECOD)，该地址解码器负责将从地址总线26接收到的逻辑地址L-ADD解码成物理地址，以便将接收的信息INF定向到总线28上(写入)或提供在此总线28上读取的信息INF(读取)。总线28通常表示“数据总线”，这种数据表示存储在存储器中的内容。然而，在所描述的实施例中，从这些存储的数据值当中区分代码或指令(要执行的一个或多个程序以及算法)以及像这样的数据或变量，总线28任意表示“信息总线”，以便将其与地址总线区分开。在图2中所示出的实施例中，地址加扰电路3(SCRUNIT)拦截逻辑地址L-ADD，以便在向将这些加扰的地址S-ADD转换为物理地址的地址解码器24提供加扰的地址S-ADD之前对它们进行加扰。由此，解码器24不直接转换逻辑地址L-ADD，而是加扰或混合(逻辑)地址。因此，因为读取信息不与期望的信息相对应，所以在不应用单元3的加扰法则的情况下，存储器中基于解码器24直接解码的逻辑地址L-ADD的读取信息提供不可用信息。图3较示意性地展示了存储器2在逻辑空间和物理空间方面的组织。逻辑存储器LOG(换言之，在地址方面的逻辑存储器空间)被分成具有完全相同或不同大小的两个区域I和II，旨在分别包含代码或指令CODE(要执行的一个或多个代码以及算法)以及像这样的数据DATA。假设数据随时间变化(换言之，改变值)，而假设除了代码自身的更新外，代码是固定的。该数据对应于例如变量值、地址值、操作数等。根据一个实施例，物理存储器或存储器平面22(其物理寻址)被分成具有一个或多个页的若干块B，每一页被分成具有一个或多个字节的字W。字与物理寻址的用于在存储器中写入或读取信息(数据或代码)的粒度相对应。块B与物理寻址的用于在存储器中擦除信息的粒度相对应。在实践中，对闪存而言，读取和写入粒度是字节，并且擦除粒度是页。然而，为了优化本文档来自技高网...

【技术保护点】
一种用于加扰非易失性存储器(2)中按页(P)组织的地址的方法，其中：所述存储器展现包括一个或多个字节的字写入粒度(W)；所述存储器(2)包括块擦除粒度(B)，所述块擦除粒度包括每个具有若干字的一个或多个页(P)；以及当符合以下条件时，将逻辑地址(L‑ADD)转换成物理地址：当符合所述页的结构时，加扰所述数据地址(32)；以及当符合所述字的结构时，加扰所述代码地址(31)。

【技术特征摘要】
2016.11.16 FR 16611081.一种用于加扰非易失性存储器(2)中按页(P)组织的地址的方法，其中：所述存储器展现包括一个或多个字节的字写入粒度(W)；所述存储器(2)包括块擦除粒度(B)，所述块擦除粒度包括每个具有若干字的一个或多个页(P)；以及当符合以下条件时，将逻辑地址(L-ADD)转换成物理地址：当符合所述页的结构时，加扰所述数据地址(32)；以及当符合所述字的结构时，加扰所述代码地址(31)。2.根据权利要求1所述的方法，其中，当符合所述块(B)的结构时，进一步加扰所述代码地址和所述数据地址(35)。3.根据权利要求1和2中任一项所述的方法，其中，地址加扰函数(31，32，35)涉及对表示密钥的字的使用，所述密钥针对所有所述函数是完全相同或不同的。4.根据权利要求1至3中...

【专利技术属性】
技术研发人员：M·皮特斯，F·马里内特，JL·莫达沃，
申请(专利权)人：意法半导体鲁塞公司，质子世界国际公司，
类型：发明
国别省市：法国,FR