避免反应室粒子污染的化学气相沉积方法技术

本发明专利技术提供一种避免反应室粒子污染的化学气相沉积方法。该方法以较高的低频射频功率以及较长的工艺时间进行一反应室排空的工艺以及一预热工艺（ｐｒｅ－ｈｅａｔ　　ｐｒｏｃｅｓｓ）。接着于反应室室壁形成一前氧化层（ｐｒｅ－ｏｘｉｄｅ　　ｌａｙｅｒ），同时于反应室中提供一高频射频功率。并持续于反应室中提供较高的低频射频功率以维持反应室的温度，最后进行一主要氧化层（ｍａｉｎ　　ｏｘｉｄｅ　　ｌａｙｅｒ）的沉积以于ＣＶＤ反应室室壁上形成具有良好品质的前氧化层，从而有效解决现有技艺中反应室粒子污染的问题，进而提高晶片的成品率，并降低维护反应室的成本。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种避免反应室粒子污染的高密度等离子体化学气相沉积方法。
技术介绍
在半导体工艺中，为了使芯片上各个电子元件之间拥有良好的隔离，以避免元件相互干扰而产生短路现象，一般采用区域氧化法(localized oxidationisolation，LOCOS)或是浅沟槽隔离(shallow trench isolation，STI)方法来进行元件的隔离与保护。由于LOCOS工艺中产生的场氧化层(field oxide)所占据芯片的面积太大，而且生成过程会伴随鸟嘴(bird’s beak)现象的发生，因此对于线宽250纳米(nm)以下的半导体工艺皆采用STI进行隔离。请参照图1，在典型的STI工艺中，先于半导体晶片10的半导体基底4上覆盖一层氧化层12以作为缓冲层，避免下层基材4在后续工艺中受到热应力破坏。接着于氧化层12上形成一氮化硅层2，并于其上覆以图案化光致抗蚀剂层(未显示)，用来暴露出部分的氮化硅层2以界定STI的位置，然后蚀刻该暴露部分的氮化硅层2，进行图案转移，从而形成图案化的氮化硅层2。接着，以此图案化的氮化硅层2以作为屏蔽，蚀刻未受氮化硅层2遮掩部分的半导体基底4，以形成沟槽8。最后进行氧化硅6的沉积，以填满沟槽8，并利用化学机械研磨(CMP)完成STI的工艺。然而，随着工艺线宽不断缩小，若使用一般的化学气相沉积(chemicalvapor deposition，CVD)，则在沉积过程中，沉积物可能累积于沟槽8开口，发生悬突(over hang)现象，进而导致诸如孔洞(void)或接合缝隙(seam)等覆盖不均匀及沟槽无法被填满的问题。因此，在目前的STI工艺中，通常采用高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，HDP-CVD)，利用同时进行化学气相沉积与物理溅蚀的方式，以顺利于沟槽8中填满氧化硅6。然而，在利用HDP-CVD进行氧化物沉积步骤时，反应室(chamber)内壁会因沉积反应的进行而形成一层氧化层薄膜，此氧化层薄膜可能在后续工艺中剥落造成污染。因此，目前通过先于反应室室壁上形成一定厚度及品质的前氧化层(pre-oxide layer)的方式，以避免工艺时，反应室室壁上的氧化层发生剥落的现象，并使后续工艺中所形成的氧化层薄膜得以持续附着于该前氧化层上，从而避免后续形成的氧化层薄膜因剥落所造成粒子污染。其中，该前氧化层的制作方法利用硅甲烷(silane，SiH4)与氧气(O2)的反应，从而于反应室室壁上形成一定厚度与品质的前氧化层。在该前氧化层形成后，即可进行主要的HDP-CVD工艺，亦即，通过在反应室中通入硅甲烷以及氧气来进行沉积以填满浅沟槽，而此时亦会同时于反应室室壁上形成一氧化层薄膜。然而，由于反应室室壁上已覆有一预先沉积的前氧化层，因此该伴随沟槽填充程序产生的氧化层薄膜将可附着于该前氧化层上。是以，反应室室壁上所形成的该前氧化层的品质将影响后续工艺中氧化层的附着情况，因此制造品质优良的前氧化层为防止反应室受到污染的重要因素。此外，由于反应室室壁上的氧化层将随着每一次的工艺而增厚，所以，当反应室室壁上的氧化层累积达到一定厚度时，必须进行一清洁程序除去反应室室壁上过厚的氧化层。一般而言，依据不同的工艺需求，大约每进行一到十片晶片的HDP-CVD工艺即需进行一次的清洁程序。尽管上述方法在较大线宽的工艺中能有效避免粒子污染，但是在90纳米以下的工艺中，为了避免沟槽开口堵塞，必须使用更大的等离子体能量解离反应气体分子，以增加填洞能力(gapfill ability)。然而，在使用较大等离子体能量的情况下，较强烈的离子撞击将肇使反应室内壁的氧化层更加容易剥落，从而造成严重的粒子污染。此时，传统的HDP-CVD方法可能无法有效避免上述粒子污染。因此，目前便需要一种更为有效的方法以避免小线宽工艺中因氧化层剥落所产生的粒子污染。
技术实现思路
本专利技术提供一种避免反应室粒子污染的高密度等离子体化学气相沉积方法，以改善现有技艺中反应室粒子污染的问题。本专利技术还提供一种在HDP-CVD反应室室壁上形成较佳品质的前氧化层的方法，以使后续HDP-CVD工艺中产生的氧化层得附着其上，从而避免后续产生的氧化层自反应室室壁剥落而造成污染。根据本专利技术的权利要求，其揭露一种。首先以较高的低频射频功率以及较长的工艺时间进行一钝化工艺以及一预热工艺。接着，于反应室室壁形成一前氧化层，并同时于反应室中提供一高频射频功率以引导反应室中带电粒子的方向，促进前氧化层的沉积。并持续于反应室中提供较高的低频射频功率以维持反应室的温度，最后再开始进行一主要氧化层沉积。此外，根据本专利技术所提供的方法，在进行多次主要氧化层的沉积后，可进行一清洁程序，以清除反应室室壁上过厚的氧化层。本专利技术所提供的方法可形成品质优良的前氧化层，从而使后续工艺中产生的氧化物得以附着其上而不剥离造成粒子污染。换言之，本专利技术可有效解决现有CVD反应室中粒子污染的问题。附图说明图1为一现有浅沟槽隔离结构的剖面图。图2为一本专利技术的具体实施例的流程图。简单符号说明2氮化硅层 210以较高的LFRF功率及较长的工艺时间进行一钝化工艺4半导体基底212以较高的LFRF功率以及较长的工艺时间进行一预热工艺6氧化硅214于反应室提供HFRF偏压，并于反应室室壁上形成前氧化层8沟槽 216于反应室中提供较高的LFRF功率10 半导体晶片218进行主要氧化层的沉积12 氧化层具体实施方式本专利技术提供一种改良的CVD方法，此种CVD方法可以提高前氧化层的品质，使其足以承受HDP-CVD的高功率工艺与强烈粒子撞击而不致自反应室室壁剥离，以减少反应室中的粒子污染。请参照图2，图2为本专利技术的HDP-CVD方法的优选具体实施例的流程图一。如图2所示，本专利技术所提供的方法主要由钝化工艺(步骤210)、预热工艺(步骤212)、前氧化层(pre-oxide layer)沉积(步骤214)、提供低频射频功率(步骤216)、以及主氧化层(main oxide layer)沉积(步骤218)所构成。而本专利技术与现有HDP-CVD方法最大的不同在于，本专利技术所提供的方法在进行主氧化层沉积(步骤218)之前，便将反应室维持于高功率以及高温的状态，使得在反应室室壁上生成前氧化层时，反应室便持续处于类似主氧化层沉积下的高功率、高温状态下，以制备一厚度及品质较佳的前氧化层，并使此前氧化层稳定于该工艺环境中，从而避免室壁上的氧化物在进行主氧化层沉积时剥落。此外，本专利技术的方法更于反应中提供一偏压以引导反应室中的污染粒子，因此可更进一步避免反应室的污染。请继续参照图2，现将详细说明本专利技术的一具体实施例实施方法。根据本专利技术的方法，首先于HDP-CVD反应室中进行一排空反应室的钝化工艺(步骤210)。该钝化工艺于反应室中通入氢气以移除反应室中的残余气体，从而净空反应室。例如，清洁工艺所使用的三氟化氮(NF3)等气体即可能残留于反应室中，因此需要一钝化程序清除之。然而，本专利技术所提供的钝化程序与现有技艺的钝化程序有所不同。根据本专利技术的钝化程序于一不小于主氧化层沉积(步骤218)所需的低频射频功率(low fre本文档来自技高网...

【技术保护点】
一种避免反应室粒子污染的化学气相沉积方法，该方法至少包括以下步骤：于该反应室中提供一第一低频射频功率，并通入钝气；于该反应室中提供一第二低频射频功率，并进行一预热工艺，以使反应室达到一预定温度；以及于该反应室中提供一 偏压，并于该反应室的室壁上形成一前氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈能国，蔡腾群，廖秀莲，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]