阻变存储装置制造方法及图纸

根据一个实施例的一种阻变存储装置可以包括存储电路和多个单位输入/输出(I/O)电路。存储电路可以被划分成多个分区。多个单位I/O电路中的每个单位I/O电路可以被提供给多个分区中的每个分区。每个I/O电路可以被设置在形成每个分区的地方。

Resistive storage device

According to one embodiment, a resistive variable storage device can include a storage circuit and a plurality of unit input / output (I/O) circuits. The storage circuit can be divided into multiple partitions. Each unit I/O circuit in a plurality of unit I/O circuits can be provided to each partition in multiple partitions. Each I/O circuit can be set at the place where each partition is formed.

【技术实现步骤摘要】
阻变存储装置相关申请的交叉引用本申请要求于2016年11月1日在韩国知识产权局提交的申请号为10-2016-0144586的韩国申请的优先权，其整体内容通过引用合并于此。
各种实施例总体而言可以涉及一种半导体集成装置，更具体地，涉及一种阻变存储装置。
技术介绍
阻变存储装置可以为通过改变数据储存材料层的电阻状态来将数据储存在布置于一对电极之间的数据储存材料层中的存储装置。半导体制造商正生产高度集成的阻变存储装置，因此，用于操作阻变存储装置所需的电流量增加。操作阻变存储装置的读取/写入电路可以设置在存储区的边沿上。相应地，当写入/读取操作被执行时，写入/读取操作时间需要从与读取/写入电路间隔较远的存储单元来读取和写入。由于必须施加比实际工作电压更大的电压以将实际工作电压一直提供给这种存储单元，因此功耗可能增加。
技术实现思路
在本公开的一个实施例中，一种阻变存储装置可以包括存储电路和多个单位输入/输出(I/O)电路。存储电路可以被划分成多个分区。多个单位I/O电路可以被提供给多个分区中的每个分区。每个I/O电路可以被设置在形成每个分区的地方。在本公开的一个实施例中，一种阻变存储装置可以包括存储电路和多个单位输入/输出(I/O)电路。存储电路可以被划分成多个分区。多个单位I/O电路可以电耦接到相邻分区对。下面在标题为“具体实施方式”的部分描述这些以及其他特征、方面和实施例。附图说明从结合附图的下面具体实施方式中将更清晰地理解本公开的主题的以上以及其他的方面、特征和优点，在附图中：图1是图示根据本公开的一个实施例的阻变存储装置的示例的示图；图2是图示根据本公开的一个实施例的分区和输入/输出(I/O)电路的示例的示图；图3是图示根据本公开的一个实施例的单位I/O电路的示例的示图；图4是解释根据本公开的一个实施例的阻变存储装置的操作的时序图；图5是图示根据本公开的一个实施例的阻变存储装置的示例的示图；以及图6至图10是图示根据本公开的一个实施例的阻变存储单元的示例的示图。具体实施方式将参照附图来更详细地描述本专利技术的各种实施例。附图是各种实施例(以及中间结构)的示意图。因此，可以预期因例如制造技术和/或容差而导致的来自示图的配置和形状的变化。因此，所描述的实施例不应当被解释为局限于本文中所图示的特定配置和形状，而可以包括不脱离所附权利要求中所限定的本专利技术的精神和范围的配置和形状上的偏差。在本文中参照本专利技术的理想实施例的截面图和/或平面图来描述本专利技术。然而，本专利技术的实施例不应当被解释为限制本专利技术构思。虽然将示出和描述本专利技术的若干实施例，但是本领域普通技术人员将认识到，在不脱离本专利技术的原理和精神的情况下，可以在这些实施例中作出改变。图1是图示根据一个实施例的阻变存储装置的示例的示图。参考图1，根据一个实施例的阻变存储装置10可以包括存储电路110、I/O电路120、I/O感测放大器(IOSA)130、焊盘140、行选择电路150、列选择电路160以及控制器170。存储电路110可以被划分成集体称作“111”的多个分区111-0至111-(n-1)。分区111-0至111-(n-1)中的每个分区可以被划分成上子分区111-x1和下子分区111-x2(例如，x是从0到[n-1]的自然数)。分区111-0至111-(n-1)可以包括布置在包括多个字线的字线组WLG0至WLG(n-1)与包括多个位线的位线组BLG0至BLG(n-1)的交叉点上的多个存储单元。当分区111-0至111-(n-1)被划分成上子分区111-x1和下子分区111-x2时，字线组WLG0至WLG(n-1)中的每个可以被划分成包括至少一个字线的上字线组WLG01至WLG(n-1)1和包括至少一个字线的下字线组WLG02至WLG(n-1)2。构成存储电路110的分区111-0至111-(n-1)中的每个分区的存储单元可以使用在储存数据方面使用的数据储存节点的可变电阻改变的存储单元来实现。存储单元的示例可以包括使用硫族化物合金的相变随机存取存储(PRAM)单元、使用隧穿磁阻(TMR)效应的磁性RAM(MRAM)单元、使用过渡金属氧化物的阻变RAM(RERAM)单元、聚合物RAM单元、使用钙钛矿的RAM单元、使用铁电式电容器的铁电式RAM(FRAM)单元等，但是存储单元不限于此。构成存储电路110的分区111-0至111-(n-1)的每个存储单元可以为每一个存储单元储存一比特数据的单电平单元(SLC)或每一个存储单元储存两比特或更多比特数据的多电平单元(MLC)。I/O电路120可以包括集体称作“121”的多个单位I/O电路121-0至121-(n-1)。多个单位I/O电路121-0至121-(n-1)可以设置在分区111-0至111-(n-1)中。例如，多个单位I/O电路121-0至121-(n-1)中的每个可以被提供给多个分区111-0至111-(n-1)中的每个分区，且每个I/O电路121-0至121-(n-1)可以设置在形成每个分区111-0至111-(n-1)的地方。在一个实施例中，多个单位I/O电路121-0至121-(n-1)中的每个可以布置在每个分区111的上子分区111-x1与下子分区111-x2之间。当分区111被划分成上子分区111-x1和下子分区111-x2时，从上子分区111-x1延伸到单位I/O电路121的位线组可以被称作上位线组BLGx1，而从下子分区111-x2延伸到单位I/O电路121的位线组可以被称作下位线组BLGx2。读取或写入操作可以在特定分区111的I/O操作区段期间通过经由设置在特定分区111中的单位I/O电路121供应工作电压来执行。与对所有分区111-0至111-(n-1)使用单个I/O电路的存储电路相比，存储电路110可以具有改进的读取/写入操作速度，因为对分区111-0至111-(n-1)的每个分区分别执行电源供应和读取/写入操作。当对所有分区111-0至111-(n-1)使用单个I/O电路时，具有比实际工作电压高的电平的电压被提供以将实际工作电压施加到位置距离I/O电路较远的分区。然而，如果将I/O电路121分别分配给每个分区111，则功耗可以减小。多个单位I/O电路121-0至121-(n-1)可以经由局部I/O线对LIOT(B)共同耦接到I/O感测放大器130。I/O感测放大器130可以将从多个单位I/O电路121-0至121-(n-1)读取的数据放大，以及经由全局I/O线GIO将放大的数据提供给焊盘140。I/O感测放大器130可以将经由全局I/O线GIO而从焊盘140提供的写入数据放大，以及将放大的写入数据提供给多个单位I/O电路121-0至121-(n-1)。行选择电路150和列选择电路160可以为地址解码器，并且可以接收地址信号。行选择电路150可以接收要访问的存储单元的行地址(例如，字线地址)，以及经由控制器170的控制来将接收的字线地址解码。列选择电路160可以接收要访问的存储单元的列地址。例如，列选择电路160可以接收位线地址，以及响应于控制器170的控制信号而将接收的位线地址解码。控制器170可以控制阻变存储装置10的总体操作，使得数据可以从外部设备(诸如主机装置(未示出))和本文档来自技高网...

【技术保护点】
一种阻变存储装置，包括：存储电路，被划分成多个分区；以及多个单位输入/输出I/O电路，每个单位输入/输出I/O电路被提供给所述多个分区中的每个分区，每个I/O电路被设置在形成每个分区的地方。

【技术特征摘要】
2016.11.01 KR 10-2016-01445861.一种阻变存储装置，包括：存储电路，被划分成多个分区；以及多个单位输入/输出I/O电路，每个单位输入/输出I/O电路被提供给所述多个分区中的每个分区，每个I/O电路被设置在形成每个分区的地方。2.如权利要求1所述的阻变存储装置，其中，所述多个分区中的每个分区被划分成包括至少一个字线的上子分区和包括至少一个字线的下子分区，以及所述多个单位I/O电路中的每个单位I/O电路被配置成介于分区的上子分区与下子分区之间。3.如权利要求2所述的阻变存储装置，其中，布置在上子分区与下子分区之间的每个单位I/O电路包括第一选择电路和第二选择电路。4.如权利要求3所述的阻变存储装置，其中，第一选择电路被分配给上子分区以选择上子分区的位线之一，而第二选择电路被分配给下子分区以选择下子分区的位线之一。5.如权利要求1所述的阻变存储装置，其中，所述多个分区中的每个分区包括耦接在多个字线与多个位线之间的多个阻变存储单元，以及所述多个单位I/O电路中的每个单位I/O电路被配置成将电源电压供应到与其相对应的分区的选中位线。6.如权利要求1所述的阻变存储装置，其中，所述多个分区中的每个分区包括耦接在多个字线与多个位线之间的多个阻变存储单元，以及所述多个单位I/O电路中的每个单位I/O电路被配置成将读取电压、第一写入电压以及第二写入电压供应到与其相对应的分区的选中位线，并且在读取操作中通过放大施加到位线的数据信号的电压电平来输出数据信号。7....

【专利技术属性】
技术研发人员：宋清基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR