半导体器件制造技术

本技术涉及一种半导体器件。该半导体器件包含：多个裸芯，上下叠置，多个裸芯中的每一个包含第一主表面和在第一主表面上的IO导电图案，IO导电图案延伸到实质垂直于第一主表面的辅表面，以形成辅表面上的至少一个IO电接触，其中多个裸芯对齐，使得全部裸芯的对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在侧壁之上并且从侧壁至少部分地间隔开。多个IO布线迹线沿侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在侧壁上在第二方向上延伸，第二方向实质垂直于第一方向。

semiconductor device

This technology involves a semiconductor device. The semiconductor device consists of a plurality of bare cores, upper and lower superimposed, each of the plurality of bare cores containing the first main surface and the IO conducting pattern on the first main surface, and the IO conductive pattern extends to the auxiliary surface, which is essentially perpendicular to the first main surface, to form at least one IO electrical contact on the auxiliary surface, in which a plurality of bare cores are aligned. The corresponding auxiliary surface phase of the whole bare core is common plane to each other to form a common flat side wall, and a number of IO wiring traces, formed above the side wall and separated from the side wall at least partially. A plurality of IO wiring traces are separated from each other in the first direction on the side wall, and each of the electric lines of the IO wiring line is connected to the corresponding IO electrical contact, and is extended in the second direction on the side wall, and the second direction is substantially perpendicular to the first direction.

【技术实现步骤摘要】
半导体器件
本技术涉及一种半导体器件。
技术介绍
对于便携式消费电子产品需求的强势增长正在驱动对于高容量储存部件的需求。半导体存储器部件(例如闪速存储器储存卡)正变得被广泛使用，以迎合数字信息储存和交换日益增长的需求。它们的便携性、多功能性和坚固设计，以及它们的高可靠性和大容量，已使这样的存储器部件理想地使用在多种多样的电子产品部件中，包括例如数字相机、数字音乐播放器、视频游戏机、PDA和移动电话。尽管各种封装体配置是已知的，闪速存储器储存卡典型地被制造为单封装体系统(SiP)或多芯片模块(MCM)，其中多个裸芯安装并且互连到基板上。基板包含刚性的介电基部和施加并构图在其一面或两面上的导电层。电连接(例如引线建合体或硅通孔(TSV))形成在裸芯上的导电垫与基板上的导电层之间，用以裸芯，之间以及裸芯和基板之间的互连。电连接建立之后，组装件典型地被包裹在模塑料中，提供对于环境的保护。的为提高半导体器件的IO速度和IO可靠性，用于数据输入和输出(IO)的电连接被分组为多个IO通道，从而在诸IO通道中分配IO通量。IO通道的增加典型地需要显著增加电连接。例如，包含4个堆叠的裸芯的DDR高带宽本文档来自技高网...

【技术保护点】
一种半导体器件，包含：多个裸芯，上下叠置，所述裸芯中的每一个包含第一主表面和在所述第一主表面上的IO导电图案，所述IO导电图案延伸到实质垂直于所述第一主表面的辅表面，以形成所述辅表面上的至少一个IO电接触，其中所述多个裸芯对齐，使得全部裸芯的所述对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在所述侧壁之上并且从所述侧壁至少部分地间隔开，其中所述多个IO布线迹线沿所述侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在所述侧壁上在第二方向上延伸，所述第二方向实质垂直于所述第一方向。

【技术特征摘要】
1.一种半导体器件，包含：多个裸芯，上下叠置，所述裸芯中的每一个包含第一主表面和在所述第一主表面上的IO导电图案，所述IO导电图案延伸到实质垂直于所述第一主表面的辅表面，以形成所述辅表面上的至少一个IO电接触，其中所述多个裸芯对齐，使得全部裸芯的所述对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在所述侧壁之上并且从所述侧壁至少部分地间隔开，其中所述多个IO布线迹线沿所述侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在所述侧壁上在第二方向上延伸，所述第二方向实质垂直于所述第一方向。2.如权利要求1所述的半导体器件，其中：所述多个裸芯包含至少一对裸芯，裸芯的每一对包含第一裸芯和第二裸芯，所述第一裸芯和第二裸芯垂直叠置，且所述第一裸芯和所述第二裸芯的所述第一主表面彼此面对，所述第一裸芯包含沿所述侧壁的所述第一方向布置的多个第一IO电接触，且所述第二裸芯包含沿所述侧壁的第一方向布置的多个第二IO电接触，所述第一裸芯的第一IO电接触经由在所述侧壁上在所述第二方向上延伸的相应第一布线迹线连接，以形成第一IO通道，而所述第二裸芯的第二IO电接触经由在所述侧壁上在所述第二方向上延伸的相应第二布线迹线连接，以形成第二IO通道，所述第二IO通道与所述第二IO通道在所述第一方向上间隔开；其中所述第一裸芯的辅表面上的所述第一IO电接触的布置和所述第二裸芯的辅表面上的所述第二IO电接触的布置实质上相同。3.如权利要求1所述的半导体器件，其中所述IO导电图案包含至少一个IO垫和输入迹线，所述IO垫设置在所述裸芯的第一主表面上，并且暴露于所述侧壁，所述输入迹线从所述IO垫延伸并且离开所述的侧壁。4.如权利要求2所述的半导体器件，其中所述多个裸芯中的每一个的所述IO电接触连接到独立的IO通道。5.如权利要求1所...

【专利技术属性】
技术研发人员：邱进添，H塔基亚，G辛格，于翔，廖致钦，
申请(专利权)人：晟碟信息科技上海有限公司，
类型：发明
国别省市：上海,31