用于减小静态随机存取存储器的预充电电压的设计结构制造技术

可以提供SRAM单元组的存储单元布置，其中在每个组中，多个SRAM单元通过至少一个公共局部位线连接到局部读放大器的输入。所述放大器的输出连接到共享全局位线。全局位线连接到预充电电路，并且所述预充电电路适于在读取数据之前用可编程预充电电压对所述全局位线预充电。所述预充电电路包括：限幅电路，所述限幅电路包括连接到全局位线的预充电调节器电路以用可编程预充电电压对所述全局位线进行预充电，以及评估和转换电路，其连接到所述预充电调节器电路和所述全局位线来补偿全局位线的漏电流而不改变其电压电平。

【技术实现步骤摘要】
【国外来华专利技术】用于减小静态随机存取存储器的预充电电压的设计结构
技术介绍
本专利技术一般涉及SRAM单元的读取预充电电平，更具体地涉及SRAM单元组的存储单元布置。本专利技术还涉及相关的设计结构。SRAM单元通常以多米诺逻辑结构布置，其中两个或多个SRAM(静态随机存取存储器)单元与局部位线并联连接。局部位线和共享全局位线之间的放大器有助于将局部位线与全局位线分开。典型地，在读操作之前，局部位线和全局位线两者都可以被预充电到高电平，并且在读取操作期间可以被放电或“下拉”到地。这可以实现比直接检测全局位线状态更高的读取率。可以通过激活单元的字线来选择特定的单元来读取。如果放电的局部位线是耦合到全局位线的位线，则局部位线的放电可激活放电全局位线的逻辑。使用该机制来检测SRAM单元的状态，这可能不需要将局部位线和/或全局位线预充电到全部Vdd(也被称为电源电压)。换句话说，可能不需要全面的预充电。其它文件已经处理了这个领域。例如，专利号为8,947,970B2的美国专利公开了“一种存储器件包括多个静态随机存取存储器(SRAM)位单元以及字线驱动器，所述字线驱动器被耦合以向位单元提供字线信号。所述字线驱动器接收本文档来自技高网...

【技术保护点】
一种静态随机存取存储器(SRAM)单元的存储单元布置，包括：一个或多个SRAM单元组，其中所述一个或多个SRAM单元组中的每一个包括两个或两个以上SRAM单元，所述SRAM单元通过至少一个公共局部位线连接到局部读放大器的输入，并且其中所述局部读放大器的输出连接到共享全局位线，所述共享全局位线连接到预充电电路，所述预充电电路适于在读取数据之前利用可编程预充电电压对所述共享全局位线进行预充电，所述预充电电路包括限幅电路，所述限幅电路包括：预充电调节器电路，所述预充电调节器电路连接到所述共享全局位线以利用所述可编程预充电电压预充电所述共享全局位线；和评估和转换电路，连接到所述预充电调节器电路和所述共...

【技术特征摘要】
【国外来华专利技术】2015.08.10 US 14/822,0891.一种静态随机存取存储器(SRAM)单元的存储单元布置，包括：一个或多个SRAM单元组，其中所述一个或多个SRAM单元组中的每一个包括两个或两个以上SRAM单元，所述SRAM单元通过至少一个公共局部位线连接到局部读放大器的输入，并且其中所述局部读放大器的输出连接到共享全局位线，所述共享全局位线连接到预充电电路，所述预充电电路适于在读取数据之前利用可编程预充电电压对所述共享全局位线进行预充电，所述预充电电路包括限幅电路，所述限幅电路包括：预充电调节器电路，所述预充电调节器电路连接到所述共享全局位线以利用所述可编程预充电电压预充电所述共享全局位线；和评估和转换电路，连接到所述预充电调节器电路和所述共享全局位线，以补偿所述共享全局位线的泄漏电流而不改变所述全局位线的电压电平。2.根据权利要求1所述的存储器单元布置，其中所述可编程预充电电压低于电源电压值的一半。3.根据权利要求1所述的存储器单元装置，其中所述预充电调节器电路包括：第一p型场效应晶体管p-FET，其源极连接到电源电压并且其漏极连接到预充电开关的第一端子，所述预充电开关的第二端子连接到所述共享全局位线；和第一n型场效应晶体管n-FET，其源极与预充电开关的第一端连接，其中所述第一n-FET的漏极连接到第一p-FET的栅极和第一可编程电阻器的第一端子，所述第一可编程电阻器的第二端子连接到所述电源电压，其中所述第一n-FET的栅极连接到参考电压(Vref)信号。4.根据权利要求3所述的存储单元装置，其中所述评估和转换电路包括：第二n-FET，其源极连接到共享的全局位线并且其漏极连接到第二可编程电阻器的第一端子，所述第二可编程电阻器的第二端子连接到电源电压，其中所述第二n-FET的栅极连接到所述Vref信号，以及其中全局位线输出端子连接到所述第二n-FET的漏极。5.根据权利要求3所述的存储器单元布置，其中所述Vref信号适于控制所述共享全局位线的预充电电平。6.根据权利要求1所述的存储器单元布置，其中所述预充电调节器电路包括：第二p-FET，其漏极连接到共享全局位线并且其源极连接到所述电源电压，其中，所述第二p-FET的栅极连接到第三p-FET的漏极，所述第三p-FET的源极连接到所述电源电压；第四p-FET，其漏极连接到所述第二p-FET的栅极并且其源极连接到所述电源电压；以及第三n-FET，其漏极连接到所述第二p-FET的栅极并且其源极连接到第四n-FET的漏极，所述第四n-FET的源极连接到所述共享全局位线，其中所述第四n-FET的栅极和所述第三p-FET的栅极一起连接到全局位线预充电线，其中所述第三n-FET的栅极连接到Vref信号，并且其中所述第四p-FET的栅极连接到p偏置电压(Vbias-p)信号。7.根据权利要求6所述的存储单元装置，其中第五n-FET的漏极连接到所述共享全局位线，其中所述第五n-FET的源极接地，并且其中所述第五n-FET的栅极连接到n偏置电压(Vbias-n)信号，适于使所述预充电调节器电路和所述评估和转换电路保持稳定工作状态。8.根据权利要求1所述的存储单元布置，其中所述评估和转换电路包括：第6六n-FET，其源极连接到所述共享全局位线并且其漏极连接到全局位线输出端子；第五p-FET，其漏极连接到所述全局位线输出端子并且其源极连接到电源电压；以及第六p-FET，其源极连接到所述电源电压并且其漏极连接到第七p-FET的源极，所述第七p-FET的漏极连接到所述全局位线输出端子，其中所述第七p-FET的栅极连接到第八p-FET的漏极，所述第八p-FET的源极连接到所述电源电压，其中所述第七p-FET的栅极还连接到第七n-FET的漏极，所述第七n-FET的源极接地，其中Vref信号连接到所述第六n-FET的栅极，其中Vbias-p信号连接到所述第六p-FET的栅极，以及其中所述全局位线预充电信号的反相信号连接到所述第五p-FET的栅极。...

【专利技术属性】
技术研发人员：A·弗里奇，A·罗森菲尔德，R·索特，D·文德尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US