具有负电压辅助的存储器电路制造技术

本发明专利技术实施例涉及一种具有负电压辅助的存储器电路。具体而言，本发明专利技术实施例提供一种存储器装置，其包含：存储器阵列，其包括沿第一列布置的第一多个位单元；及负位线NBL电路，其耦合到所述存储器阵列。所述NBL电路包含：第一对导通门，其分别透过所述第一列的位线BL及反相位线BBL耦合到所述第一多个位单元；及一对触发电路，其分别耦合到所述第一对导通门，且经配置以透过所述各自第一对导通门监测存在于所述第一列的所述BL及所述BBL上的电压电平，且基于所述经监测电压电平确证NBL启用信号以引起将负电压施加于所述第一列的所述BL或所述BBL上。

【技术实现步骤摘要】
具有负电压辅助的存储器电路
本专利技术实施例是关于一种具有负电压辅助的存储器电路。
技术介绍
静态随机接入存储器(SRAM)常用于集成电路中。SRAM单元具有保存数据而无需刷新的有利特征。SRAM单元可包含不同数目个晶体管且因此通常以晶体管的数目指称，例如，六晶体管(6-T)SRAM、八晶体管(8-T)SRAM及类似者。晶体管通常形成用于存储位的数据锁存器。额外晶体管可经添加以控制对晶体管的接入。SRAM单元通常布置为具有行及列的阵列。通常，SRAM单元的各行连接到字线，字线确定SRAM单元的所述行是否被选定。SRAM单元的各列连接到位线(或一对位线)，位线用于将位存储到SRAM单元中或从SRAM单元读取位。随着集成电路不断按比例缩小，集成电路的电源电压连同存储器电路的电源电压一起降低。因此，用来指示可从SRAM单元读取位及将位写入到SRAM单元中的可靠程度的SRAM单元的读取及写入容限减小。归因于静态噪声的存在，减小的读取及写入容限可引起各自读取及写入操作中的误差。
技术实现思路
本专利技术实施例是关于一种存储器装置，所述存储器装置包括：存储器阵列，其包括沿第一列布置的第一多个位单元；本文档来自技高网...

【技术保护点】
一种存储器装置，其包括：存储器阵列，其包括沿第一列布置的第一多个位单元；及负位线NBL电路，其耦合到所述存储器阵列，且包括：第一对导通门，其分别透过所述第一列的位线BL及反相位线BBL耦合到所述第一多个位单元；及一对触发电路，其分别耦合到所述第一对导通门，且经配置以透过所述各自第一对导通门监测存在于所述第一列的所述BL及所述BBL上的电压电平，且基于所述经监测电压电平确证NBL启用信号以引起将负电压施加于所述第一列的所述BL或所述BBL上。

【技术特征摘要】
2016.09.29 US 15/279,9441.一种存储器装置，其包括：存储器阵列，其包括沿第一列布置的第一多个位单元；及负位线NBL电路，其耦合到所述存储器阵列，且包括：第一对导通门，其分别透过所述第一列的位线BL及反...

【专利技术属性】
技术研发人员：阿维纳什·钱德，陈炎辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71