提高SRAM写能力的位线负电压电路制造技术

本实用新型专利技术公开了一种新型提高SRAM写能力的电路，其包括位线电压追踪电路、电容充电电路、电容放电电路、预放电电路、预放电控制电路和耦合电容。通过预放电控制电路产生的偏置电压控制预放电电路的放电能力，将与耦合电容耦接的电容推动端的电压提前降低，使电容推动端在高电源电压下的电位低于在低电源电压的情况下，这样在高电源电压下产生的负电压的绝对值低于低电源电压下产生的，从而在保证了SRAM在低电源电压下的写能力的同时，又解决了在高电源电压下产生的负电压的绝对值过高所带来的问题。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术公开了一种新型提高SRAM写能力的电路，其包括位线电压追踪电路、电容充电电路、电容放电电路、预放电电路、预放电控制电路和耦合电容。通过预放电控制电路产生的偏置电压控制预放电电路的放电能力，将与耦合电容耦接的电容推动端的电压提前降低，使电容推动端在高电源电压下的电位低于在低电源电压的情况下，这样在高电源电压下产生的负电压的绝对值低于低电源电压下产生的，从而在保证了SRAM在低电源电压下的写能力的同时，又解决了在高电源电压下产生的负电压的绝对值过高所带来的问题。【专利说明】提高SRAM写能力的位线负电压电路
本技术涉及一种辅助SRAM写操作的电路，特别是涉及一种控制位线上产生的负电压大小的电路。
技术介绍
静态随机存储器(Static Random Access Memory, SRAM)由于其高速、高集成度、低功耗及与工艺的良好兼容性特点，成为片上系统(SOC)重要的组成部分。因此SRAM的面积、功耗、性能和漏电成为影响SOC的重要因素。随着工艺的进步，SRAM的电源电压越来越低，这对越来越快的存取速度的需求是一个挑战。因此各式各样的读写辅助电路被提出，在写辅助电路中，提高传输管的栅源电压Vgs，即字线(word line)和位线(bit line)间的电压差，特别是将位线电压从Ov降低到负电位的方法，由于其对读操作和静态噪声容限(SNM)影响小的特点成为重要的写辅助手段。已知的位线负电压电路存在的问题是:随着电压的升高，产生的负电压的绝对值越大，首先，在字线电压为高电平的时候，传输管的栅源电压Vgs过大，影响传输管的使用寿命，也会导致SRAM的的可靠性变差；其次，在字线电压为低电平的时候，传输管应该处在关闭状态，但是由于位线上产生的负电压的绝对值过大，传输管可能打开，甚至将误写存储单元内的数据；再次，产生的负电压的绝对值越高，在对位线预充电的过程中会产生更大的功耗；最后，可能导致晶体管内PN节发生正向偏置。
技术实现思路
为了克服现有位线负电压电路在高压下产生的负电压的绝对值过高，本技术提供了一种新型的负电压控制电路，可以实现在不同电源电压的条件下，提供稳定的负电压。本技术解决其技术问题所采用的技术方案是:该控制电路除了包含传统位线负电压产生器中的耦合电容、电容充电电路，电容放电电路还增加了预放电电路、预放电控制电路、位线电位跟踪电路。预放电电路接在电容推动端，根据不同的电源电压将电容推动端的电位放掉一些，其放电能力由预放电控制电路控制，即实现放电电路在高电源电压下放电能力强，在低电源电压下放电能力弱的效果。位线电压追踪电路可以实现在位线电压放电到低电平的时候即产生负电压，这样既可以保证在低电源电压时产生的负电压的绝对值足够大，对写操作起到辅助作用，又可以避免为等待产生负电压而影响SRAM的速度。(I)本技术提供一种提高SRAM写能力的位线负电压电路，包括一个耦合电容、一个电容充电电路、一个电容放电电路，其特征是:还包括一个预放电电路和一个预放电控制电路，其中耦合电容耦接在电容推动端以及电容被推动端之间，电容被推动端与位线相连；电容充电电路耦接在电源电压以及电容推动端之间，依靠电容充放电控制端和电容充电使能端控制是否对电容充电；电容放电电路耦接在电容推动端以及参考电压之间，依靠电容充放电控制端控制是否对电容放电；预放电电路耦接在电容推动端以及参考电压之间，通过预放电控制电路产生的偏置信号大小决定放电能力的大小；预放电控制电路耦接在电源电压以及参考电压之间，通过预放电控制使能信号产生偏置信号。(2)根据(I)所述的提高SRAM写能力的位线负电压电路，其特征是:预放电控制电路包括一电流源和一分压元件。(3)根据(2)所述的提高SRAM写能力的位线负电压电路，其特征是:该电流源为第一晶体管，具有控制端、第一端以及第二端，其控制端接收预放电控制使能信号，其第一端接至电源电压，其第二端产生偏置信号。(4)根据(2)所述的提高SRAM写能力的位线负电压电路，其特征是:分压元件为一电阻，第一端以及第二端，其第一端接至参考电压，其第二端产生偏置信号。(5)根据(I)所述的提高SRAM写能力的位线负电压电路，其特征是:预放电电路为第二晶体管，具有控制端、第一端以及第二端，其控制端接收偏置信号，其第一端接至参考电压，其第二端接至电容推动端。本技术的有益效果:目的是在高电源电压下，电容推动端的电位被提前放掉一些，这样电容两端的电压差降低，通过电容耦合产生的负电压的绝对值降低；而在低电源电压下，预放电电路的放电能力差，甚至处在关断状态，这样对电容推动端的电位影响很小，可以保证产生负电压的绝对值足够低。这样实现了在高电源电压下产生的负电压的绝对值小，而在低电源电压下产生的负电压的绝对值大，既保证了低电源电压下对SRAM写能力的提高，又可以避免在高电源电压下产生的负电压的绝对值过高带来的可靠性等问题。为了更好地说明本技术，下面结合附图和实施例进行详细说明。【专利附图】【附图说明】图1是本技术提高SRAM写能力的位线负电压电路。图2是本技术分别在高电源电压和低电源电压下的时序图。图1中11.预放电电路，12.预放电控制电路，13.电容充电电路，14.电容放电电路，15.位线电位跟踪电路。【具体实施方式】以下实施例参照图1?2。本技术提高SRAM写能力的位线负电压电路包含耦合电容CC、预放电通路11、预放电控制电路12、电容充电电路13、电容放电电路14和位线电位跟踪电路15。电容CC率禹接在电容推动端Boost和电容被推动端Nboost间，电容被推动端Nboost与位线BI相连。由电容充电电路13先对电容推动端Boost进行充电达到电源电压VdcL预放电电路11耦接在电容推动端Boost及参考电压Vss间，由预放电控制电路12产生的偏置电压Vbias控制预放电电路的放电能力。之后通过放电电路14对电容推动端Boost进行放电到参考电压Vss，通过电容CC的耦合作用，电容被推动端Nboost上的电压同时下降，并产生位线负电压Vnbl。位线电位跟踪电路15中的虚拟位线Dmy_bl连接与位线BL —样多的存储单元，再将位线追踪电路15中的2条位线连在一起，这样虚拟位线Dmy_bl的负载就是位线BL的2倍，因此，当位线BI与虚拟位线Dmy_bl的电位同时下降，位线BI下降到参考电压Nss的时候，虚拟位线Dmy_bl下降到50%Vss,在通过虚拟位线Dmy_bl控制位线负电压的产生，这样既可以保证产生的负电压的绝对值足够大，又可以避免为等待产生负电压而影响SRAM的速度。产生负电压的时序控制如下:(I)写使能信号Wpg的上升沿触发充电电路13，对电容推动端Boost进行充电。写使能信号Wpg的上升沿同时触发位线放电使能信号Float的上升沿，使位线BI和位线电位跟踪电路15中的虚拟位线Dmy_bl同时放电。由于虚拟位线Dmy_bl上的负载是位线BI上的负载的2倍，因此在位线BI的电位降到参考电压Nss的时候，虚拟位线Dmy_bl下降到50%vsso(2)虚拟位线Dmy_bl的下降沿触发预放电控制使能信号En的下降沿。(3)预放电控制使能信号En的下降沿使放电控制本文档来自技高网...

【技术保护点】
一种提高SRAM写能力的位线负电压电路，包括一个耦合电容、一个电容充电电路、一个电容放电电路，其特征是：还包括一个预放电电路和一个预放电控制电路，其中耦合电容耦接在电容推动端以及电容被推动端之间，电容被推动端与位线相连；电容充电电路耦接在电源电压以及电容推动端之间，依靠电容充放电控制端和电容充电使能端控制是否对电容充电；电容放电电路耦接在电容推动端以及参考电压之间，依靠电容充放电控制端控制是否对电容放电；预放电电路耦接在电容推动端以及参考电压之间，通过预放电控制电路产生的偏置信号大小决定放电能力的大小；预放电控制电路耦接在电源电压以及参考电压之间，通过预放电控制使能信号产生偏置信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵训彤，
申请(专利权)人：赵训彤，
类型：实用新型
国别省市：