负电压位线写辅助SRAM电路及方法技术

本发明专利技术涉及电子技术领域，具体涉及一种静态随机存储器。负电压位线写辅助SRAM电路，包括，N个SRAM存储单元，每一SRAM存储单元连接一第一位线和一第二位线；第一晶体管，于第一写使能信号的作用下导通或关断第一位线与地电压；第二晶体管，于第二写使能信号的作用下导通或关断第二位线与地电压；比较单元，于使能信号的作用下比较第一位线和第二位线的电压差，并输出第一信号和第二信号；第一信号与第一位线之间连接一第一耦合电容，第二信号与第二位线之间连接一第二耦合电容，第一信号在第一位线上耦合产生负电压或第二信号在第二位线上耦合产生负电压。本发明专利技术无需为位线负电压电路单独设计控制电路，电路简单并且节省电路面积。

【技术实现步骤摘要】

本专利技术涉及电子
，具体涉及一种静态随机存储器。
技术介绍
图1所示为静态随机存储器最常见的由六个晶体管组成的SRAM存储单元，当节点N1电压为高而节点N0电压为低时，该存储单元中存储的值称为逻辑1，反之为逻辑0。当需要改写SRAM存储单元中存储的数据，例如将存储的值1改写为0时，相应的操作步骤为：首先将字线WL(WordLine)充电为高电压(一般等于电源电压VDD)，将位线BL(BitLine)电压由电源电压VDD下拉为地电压VSS，而位线反BLB的电压维持为电源电压VDD；由于SRAM存储单元中PMOS晶体管ML1的驱动能力弱于NMOS晶体管MPG1的驱动能力，节点N1会被位线BL下拉到一个较低的电压，节点N1电压降低后会带动节点N0电压的上升，而节点N0电压的上升又会进一步促进节点N1电压的下降；这样一个正反馈过程会一直将节点N1电压下拉为地电压VSS，节点N0电压上拉为电源电压VDD；这样便实现了SRAM存储单元中存储的逻辑状态从1到0的转变，上述写操作的波形图如图2所示，实现了节点N1电压与节点N0电压的正常反转。然而随着集成电路工艺尺寸的不断缩小，特别是工艺尺寸发展到16nm之后，制程偏差的进一步增大和电源电压的降低使得静态随机存储器单元越来越难以进行写操作，即SRAM内存储的数据难以被修改。写操作存在困难的一种表现形式是需要较长的时间完成写入操作，另一种表现形式则更为严重，即完全无法改写存储单元中的数据。如图3所示，为写操作失败的波形图，SRAM存储单元中节点N1与节点N0在字线由高变为低后仍未完成反转，之后在自反馈的作用下SRAM存储单元的值又恢复为原来的状态。为了解决上述写困难的问题，位线负电压技术被专利技术并应用到SRAM的设计当中，然而，现有的位线负电压技术存在控制电路复杂、电路在芯片中所占面积较大等缺陷，不能满足使用需求。
技术实现思路
本专利技术的目的在于，提供一种负电压位线写辅助SRAM电路及方法，克服现有技术的位线负电压技术控制电路复杂、电路在芯片中所占面积较大的缺陷。本专利技术所解决的技术问题可以采用以下技术方案来实现：负电压位线写辅助SRAM电路，其中，包括，N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线；一第一晶体管，于一第一写使能信号的作用下导通或关断所述第一位线与地电压；一第二晶体管，于一第二写使能信号的作用下导通或关断所述第二位线与所述地电压；一比较单元，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差，并输出第一信号和第二信号；所述第一信号与所述第一位线之间连接一第一耦合电容，所述第二信号与所述第二位线之间连接一第二耦合电容，所述第一信号于第一设定条件下在所述第一位线上耦合产生一负电压或所述第二信号于第二设定条件下在所述第二位线上耦合产生一负电压。本专利技术的负电压位线写辅助SRAM电路，N个所述SRAM存储单元分别连接一相应的字线，其中一所述字线被选中时，对相应的所述SRAM存储单元进行写操作。本专利技术的负电压位线写辅助SRAM电路，所述第一位线的电压高于所述第二位线的电压时，所述第一信号输出高电压，所述第二信号输出低电压；所述第二位线的电压高于所述第一位线的电压时，所述第一信号输出低电压，所述第二信号输出高电压。本专利技术的负电压位线写辅助SRAM电路，所述比较单元采用灵敏放大器，所述灵敏放大器具有第一输入端和第二输入端及第一输出端和第二输出端，所述第一输入端与所述第一位线连接，所述第二输入端与所述第二位线连接，所述第一输出端用于输出所述第一信号，所述第二输出端用于输出所述第二信号。本专利技术的负电压位线写辅助SRAM电路，每一所述SRAM存储单元包括，一第一开关器件，于一相应的字线作用下可控制地连接所述第一位线至一第一节点；一第二开关器件，于所述字线的作用下可控制地连接所述第二位线至一第二节点；一基本存储单元，于所述第一节点为高电压且所述第二节点为低电压时，存储的数据为1；或于所述第一节点为低电压并所述第二节点为高电压时，存储的数据为0。本专利技术的负电压位线写辅助SRAM电路，所述基本存储单元包括，第一PMOS管，于一第二节点的电压作用下可选择地导通电源电压和所述第一节点；第二PMOS管，于所述第一节点的电压作用下可选择地导通所述电源电压和所述第二节点；第一NMOS管，于所述第二节点的电压作用下可选择地导通所述第一节点和地电压；第二NMOS管，于所述第一节点电压作用下可选择地导通所述第二节点和所述地电压。本专利技术的负电压位线写辅助SRAM电路，所述第一位线沿N个所述SRAM存储单元的排列方向设置并位于所述SRAM存储单元的同一边；所述第二位线沿N个所述SRAM存储单元的排列方向上与所述第一位线相对的另一边设置。本专利技术还提供一种负电压位线写辅助的方法，应用于上述的SRAM电路中，包括写入数据0的步骤：步骤11，所述第一位线被下拉至地电压；步骤12，比较所述第一位线和所述第二位线的电压差并输出第一信号和第二信号；步骤13，断开所述第一位线与所述地电压的连接，所述第一信号通过所述第一耦合电容在所述第一位线上耦合得到一负电压；步骤14，一SRAM存储单元的字线被选中，所述第一位线与所述第一节点连通，所述第一节点为低电压而所述第二节点被上拉至高电压。本专利技术的负电压位线写辅助的方法，包括写入数据1的步骤：步骤21，所述第二位线被下拉至地电压；步骤22，比较所述第一位线和所述第二位线的电压差并输出第一信号和第二信号；步骤23，断开所述第二位线与所述地电压的连接，所述第二信号通过所述第二耦合电容在所述第二位线上耦合得到一负电压；步骤24，一SRAM存储单元的字线被选中，所述第二位线与所述第二节点连通，所述第二节点为低电压而所述第一节点被上拉至高电压。本专利技术的负电压位线写辅助的方法，步骤2中所述第一位线的电压高于所述第二位线的电压时，所述第一信号输出高电压，所述第二信号输出低电压；所述第二位线的电压高于所述第一位线的电压时，所述第一信号输出低电压，所述第二信号输出高电压。有益效果：由于采用以上技术方案，本专利技术无需为位线负电压电路单独设计控制电路，电路简单并且节省电路面积。附图说明图1为现有技术中常规的SRAM存储单元电路图；图2为现有技术正常写操作的波形图；图3为现有技术的写困难的波形图；图4为一种改进的SRAM电路结构图。图5为图4的写操作的波形图；图6为本专利技术的SRAM电路结构图；图7为本专利技术的写操作的波形图；图8为本专利技术的写数据0的流程图；图9为本专利技术的写数据1的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。图1中影响SRAM存储单元写操作的关键因素之一是PMOS晶体管ML1(或ML0)的驱动能力与NMOS晶体管MPG1(或MPG0)本文档来自技高网...

【技术保护点】
负电压位线写辅助SRAM电路，其特征在于，包括，N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线；一第一晶体管，于一第一写使能信号的作用下导通或关断所述第一位线与地电压；一第二晶体管，于一第二写使能信号的作用下导通或关断所述第二位线与所述地电压；一比较单元，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差，并输出第一信号和第二信号；所述第一信号与所述第一位线之间连接一第一耦合电容，所述第二信号与所述第二位线之间连接一第二耦合电容，所述第一信号于第一设定条件下在所述第一位线上耦合产生一负电压或所述第二信号于第二设定条件下在所述第二位线上耦合产生一负电压。

【技术特征摘要】
1.负电压位线写辅助SRAM电路，其特征在于，包括，N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线；一第一晶体管，于一第一写使能信号的作用下导通或关断所述第一位线与地电压；一第二晶体管，于一第二写使能信号的作用下导通或关断所述第二位线与所述地电压；一比较单元，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差，并输出第一信号和第二信号；所述第一信号与所述第一位线之间连接一第一耦合电容，所述第二信号与所述第二位线之间连接一第二耦合电容，所述第一信号于第一设定条件下在所述第一位线上耦合产生一负电压或所述第二信号于第二设定条件下在所述第二位线上耦合产生一负电压。2.根据权利要求1所述的负电压位线写辅助SRAM电路，其特征在于，N个所述SRAM存储单元分别连接一相应的字线，其中一所述字线被选中时，对相应的所述SRAM存储单元进行写操作。3.根据权利要求1所述的负电压位线写辅助SRAM电路，其特征在于，所述第一位线的电压高于所述第二位线的电压时，所述第一信号输出高电压，所述第二信号输出低电压；所述第二位线的电压高于所述第一位线的电压时，所述第一信号输出低电压，所述第二信号输出高电压。4.根据权利要求1所述的负电压位线写辅助SRAM电路，其特征在于，
\t所述比较单元采用灵敏放大器，所述灵敏放大器具有第一输入端和第二输入端及第一输出端和第二输出端，所述第一输入端与所述第一位线连接，所述第二输入端与所述第二位线连接，所述第一输出端用于输出所述第一信号，所述第二输出端用于输出所述第二信号。5.根据权利要求3所述的负电压位线写辅助SRAM电路，其特征在于，每一所述SRAM存储单元包括，一第一开关器件，于一相应的字线作用下可控制地连接所述第一位线至一第一节点；一第二开关器件，于所述字线的作用下可控制地连接所述第二位线至一第二节点；一基本存储单元，于所述第一节点为高电压且所述第二节点为低电压时，存储的数据为1；或于所述第一节点为低电压并所述第二节点为高电压时，存储的数据为0。6.根据权利要求5所述的负电压位线写...

【专利技术属性】
技术研发人员：王林，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31