时钟信号生成电路和方法、以及存储器技术

本发明专利技术公开了一种时钟信号生成电路和方法、以及存储器，其中，该电路包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至所述信号输入端，用于基于输入的外部时钟信号生成内部时钟信号，其中，信号生成器中包含RC器件，RC器件用于对输入的信号进行延迟后输出。本发明专利技术借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。

【技术实现步骤摘要】

本专利技术涉及电子设计领域，并且特别地，涉及一种时钟信号生成电路和方法、以及存储器。
技术介绍
目前，UHDDP-SRAM(Ultra-High-Densitydual-portSRAM)采用了6管单端口存储单元(single-portbitcell)的设计方案来实现双端口SRAM的功能，相比于传统的采用8管双端口存储单元(dual-portbitcell)的DP-SRAM，由于UHDDP-SRAM在器件面积方面具有优势，而且没有A/B端口之间的干扰问题，因此被更加广泛地采用。通常，UHDDP-SRAM采用逻辑门来产生时钟信号，并且在每个外部时钟周期都会产生一个内部时钟信号。其中，内部时钟信号包括A脉冲和B脉冲，A/B脉冲信号分别用于控制两个端口的读写操作，并且在两个脉冲之间存在一定时间长度的低电平，即两个脉冲之间具有一定时间间隔，可以将该时间间隔称为A/B端口内部时钟保护间隔。在该时间间隔期间，需要完成第一端口全局信号的复位，和第二端口输入信号的建立。例如，参照图1所示，CKP即为内部时钟信号，CLK为外部时钟信号，A脉冲的上升沿由有CLK的上升沿触发，A脉冲的下降沿由内部跟踪电路确定，A脉冲的下降沿经过一段延时后触发产生B脉冲的上升沿，再经过相同的内部跟踪电路产生B脉冲的下升沿，图1中也示出了上述时间间隔(内部时钟保护间隔)。但是，由于内部时钟信号是由逻辑门生成的，所以，内部时钟信号中两个脉冲之间的时间间隔将取决于逻辑门本身的特性，该时间间隔的大小是难以配置和调节的。因此，将会导致内部时钟信号中两个脉冲之间的时间间隔大小与存储器的规模无关，并且，在不同的工艺-电压-温度(PVT)条件下，逻辑门产生的时间间隔的大小将难以确定和跟踪。针对相关技术中的上述问题，目前尚未提出有效的解决方案。
技术实现思路
针对相关技术中的上述问题，本专利技术提出一种时钟信号生成电路和方法、以及存储器，能够借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲间的时间间隔更加可控、容易跟踪。为了实现上述目的，根据本专利技术的一个方面，提供了一种时钟信号生成电路。根据本专利技术的时钟信号生成电路包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至信号输入端，用于基于输入的外部时钟信号生成内部时钟信号，其中，信号生成器中包含RC器件，RC器件用于对输入的信号进行延迟后输出。其中，RC器件用于对输入的信号进行纵向延迟和/或横向延迟。并且，RC器件包括并联的第一RC延迟器和第二RC延迟器，其中，第一RC延迟器用于对输入的信号进行纵向延迟，第二RC延迟器用于对输入的信号进行横向延迟。可选地，信号生成器用于将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成内部时钟信号。此外，上述信号生成器可以包括逻辑门电路。此外，信号生成器生成的内部时钟信号包括第一脉冲信号和第二脉冲信号，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔。并且，RC器件用于对输入的信号进行延迟，使得由时钟信号生成电路生成的内部时钟信号的时间间隔与工艺-温度-电压PVT参数和/或时钟信号生成电路所在的存储器规模相关联。可选地，RC器件用于使由时钟信号生成电路生成的内部时钟信号的时间间隔随着环境温度的升高而变大。根据本专利技术的另一方面，还提供了一种存储器，该存储器包括存储器阵列以及根据本专利技术的时钟信号生成电路，其中，时钟信号生成电路用于生成的内部时钟信号，并将内部时钟信号提供给存储器阵列，其中，内部时钟信号用于控制对存储器阵列的操作。根据本专利技术的再一方面，还提供了一种时钟信号生成方法。根据本专利技术的时钟信号生成方法包括：接收外部时钟信号；基于外部时钟信号生成内部时钟信号，其中，在生成内部时钟信号时，通过RC器件对输入的信号进行延迟，使生成的内部时钟信号具有延迟。其中，对生成的时钟信号进行延迟包括纵向延迟和/或横向延迟。其中，通过RC器件包括用于对信号进行纵向延迟的第一RC延迟器，和/或用于对信号进行横向延迟的第二RC延迟器。并且，在生成内部时钟信号时，该方法可以进一步包括：将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成并输出内部时钟信号。此外，在该方法中，通过逻辑门电路基于外部时钟信号生成内部时钟信号。此外，内部时钟信号包括第一脉冲信号和第二脉冲信号，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔。可选地，RC器件用于使生成的内部时钟信号的时间间隔随着环境温度的升高而变大。本专利技术借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是示出内部时钟信号以及其中保护间隔的波形图；图2是根据本专利技术实施例的时钟信号生成电路的简要框图；图3a是根据本专利技术实施例的时钟信号生成电路的具体实例的简要结构图；图3b是对信号进行横向延迟和纵向延迟的示意图；图4是采用本专利技术的方案生成内部时钟信号以及其中保护间隔的波形图；图5a和图5b是根据本专利技术实施例的固定相位双脉冲产生电路的框图；图6是根据本专利技术实施例的时钟信号生成方法的流程图；图7是实现本专利技术技术方案的计算机的示例性结构框图。具体实施方式在下文中将结合附图对本专利技术的示范性实施例进行描述。为了清楚和简明起见，在说明书中并未描述实际实施方式的所有特征。然而，应该了解，在开发任何这种实际实施例的过程中必须做出很多特定于实施方式的决定，以便实现开发人员的具体目标，例如，符合与系统及业务相关的那些限制条件，并且这些限制条件可能会随着实施方式的不同而有所改变。此外，还应该了解，虽然开发工作有可能是非常复杂和费时的，但对得益于本公开内容的本领域技术人员来说，这种开发工作仅仅是例行的任务。在此，还需要说明的一点是，为了避免因不必要的细节而模糊了本专利技术，在附图中仅仅示出了与根据本专利技术的方案密切相关的装置结构和/或处理步骤，而省略了与本专利技术关系不大的其他细节。为了实现上述目的，根据本专利技术的实施例，提供了一种时钟信号生成电路。如图2所示，根据本专利技术实施例的时钟信号生成电路包括：信号输入端21，用于提供外部时钟信号；信号生成器23，连接至所述信号输入端，用于基于输入的所述外部时钟信号生成内部时钟信号，其中，信号生成器23包括RC器件22，RC器件22用于对输入的信号进行延迟后输出，从而控制输出的内部时钟信号中脉冲信号之间的时间间隔的大小。可选地，RC器件可以设置在信号生成器23中的任意位置，或者，还可以在电路中设置多组RC器件，只要能够达到对最终输出的内部时钟信号进行延迟的目的即可。此外，RC器件22用于对输入信号进行纵向延迟和/或横向延迟。当根据本专利技术的时钟信号生成电路应用于存储器时，延迟的大小可以本文档来自技高网...

【技术保护点】
一种时钟信号生成电路，其特征在于，包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至所述信号输入端，用于基于输入的所述外部时钟信号生成内部时钟信号，其中，所述信号生成器中包含RC器件，所述RC器件用于对输入的信号进行延迟后输出。

【技术特征摘要】
1.一种时钟信号生成电路，其特征在于，包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至所述信号输入端，用于基于输入的所述外部时钟信号生成内部时钟信号，其中，所述信号生成器中包含RC器件，所述RC器件用于对输入的信号进行延迟后输出。2.根据权利要求1所述的时钟信号生成电路，其特征在于，所述RC器件用于对输入的信号进行纵向延迟和/或横向延迟。3.根据权利要求2所述的时钟信号生成电路，其特征在于，所述RC器件包括并联的第一RC延迟器和第二RC延迟器，其中，所述第一RC延迟器用于对输入的信号进行纵向延迟，所述第二RC延迟器用于对输入的信号进行横向延迟。4.根据权利要求3所述的时钟信号生成电路，其特征在于，所述信号生成器用于将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成内部时钟信号。5.根据权利要求1所述的时钟信号生成电路，其特征在于，所述信号生成器包括逻辑门电路。6.根据权利要求1所述的时钟信号生成电路，其特征在于，所述信号生成器生成的所述内部时钟信号包括第一脉冲信号和第二脉冲信号，在所述第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，所述RC器件用于控制所述第一脉冲信号的下降沿到所述第二脉冲信号的上升沿之间的时间间隔。7.根据权利要求6所述的时钟信号生成电路，其特征在于，所述RC器件用于对输入的信号进行延迟，使得由所述时钟信号生成电路生成的所述内部时钟信号的时间间隔与工艺-温度-电压PVT参数和/或所述时钟信号生成电路所在的存储器规模相关联。8.根据权利要求6所述的时钟信号生成电路，其特征在于，所述RC器件用于使由所述时钟信号生成电路生成的所述内部时钟信号的时间间隔

【专利技术属性】
技术研发人员：布明恩，杨秀丽，万和舟，黄慕真，蔡杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71