集成电路单元及其制造方法及包括该单元的电子设备技术

公开了一种集成电路单元及其制造方法及包括该集成电路单元的电子设备。根据实施例，集成电路单元可以包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料。

【技术实现步骤摘要】
集成电路单元及其制造方法及包括该单元的电子设备
本公开涉及半导体领域，具体地，涉及基于竖直型器件的集成电路单元及其制造方法以及包括这种集成电路单元的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件所占的面积不易进一步缩小或制造成本不易进一步降低。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小或制造成本更易降低。纳米线(nanowire)竖直型环绕栅场效应晶体管(V-GAAFET，VerticalGate-all-aroundFieldEffectTransistor)是未来高性能器件的候选之一。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种基于堆叠竖直型器件且具有改进特性的集成电路单元及其制造方法以及包括这种集成电路单元的电子设备。根据本公开的一个方面，提供了一种集成电路单元，包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以本文档来自技高网...

【技术保护点】
一种集成电路单元，包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料。

【技术特征摘要】
2016.09.30 CN 20161087254121.一种集成电路单元，包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料。2.根据权利要求1所述的集成电路单元，其中，第一器件和第二器件具有不同导电类型。3.根据权利要求1所述的集成电路单元，其中，第一器件的第一源/漏层和第二源/漏层包括与第一器件的沟道层不同的半导体材料；和/或第二器件的第一源/漏层和第二源/漏层包括与第二器件的沟道层不同的半导体材料。4.根据权利要求1所述的集成电路单元，其中，第一器件的沟道层和第二器件的沟道层包括彼此不同的半导体材料。5.根据权利要求1所述的集成电路单元，其中，第一器件和第二器件具有不同导电类型，且第二器件叠置于第一器件上；在无应变的情况下，衬底材料的晶格常数小于第一器件的沟道层的半导体材料的晶格常数；在无应变的情况下，第一器件的沟道层的半导体材料的晶格常数小于第二器件的沟道层的半导体材料的晶格常数。6.根据权利要求1所述的集成电路单元，其中，第一器件具有两个沟道层而第二器件具有单个沟道层，且第一器件的两个沟道层并联连接。7.根据权利要求6所述的集成电路单元，其中，第一器件的两个沟道层实质上共面。8.根据权利要求1至7中任一项所述的集成电路单元，其中，第一器件的沟道层和第二器件的沟道层均包括单晶半导体材料。9.根据权利要求8所述的集成电路单元，其中，第一器件的第一源/漏层和第二源/漏层以及第二器件的第一源/漏层和第二源/漏层均包括单晶半导体材料。10.根据权利要求9所述的集成电路单元，其中，沟道层的单晶半导体材料与源/漏层的单晶半导体材料具有相同的晶体结构。11.根据权利要求1所述的集成电路单元，其中，第一器件是p型器件，其沟道层包括SiGe、Ge、SiGeSn、InSb、InGaSb或GeSn；第二器件是n型器件，其沟道层包括SiGe、Ge或III-V族化合物半导体。12.根据权利要求11所述的集成电路单元，其中，III-V族化合物半导体包括GaAs、InGaAs、InP、AlGaAs、InAlAs、InAs、InGa、InAlGa、InSb、InGaSb或GaN之一或它们的组合。13.根据权利要求11或12所述的集成电路单元，其中，第一器件的第一源/漏层和第二源/漏层包括SiGeSiGeSn、InSb、InGaSb或GeSn，沟道层包括SiGe、Ge、SiGeSn、InSb、InGaSb或GeSn；第二器件的第一源/漏层和第二源/漏层包括GaAs、InGaAs、InP、AlGaAs、InAlAs、InAs、InGa、InAlGa、InSb、InGaSb或GaN，沟道层包括SiGe、Ge、GaAs、InGaAs、InP、AlGaAs、InAlAs、InAs、InGa、InAlGa、InSb、InGaSb或GaN。14.根据权利要求1所述的集成电路单元，其中，第二器件叠置在第一器件上，且第一器件的第二源/漏层与第二器件的第一源/漏层物理接触。15.根据权利要求14所述的集成电路单元，其中，第二器件的第一源/漏层的外周与第一器件的第二源/漏层的外周基本上重合。16.根据权利要求14或15所述的集成电路单元，其中，第一器件的沟道层包括彼此分离的第一部分和第二部分，第一器件的第一源/漏层和第二源/漏层分别一体延伸且与沟道层的第一部分和第二部分二者交迭。17.根据权利要求16所述的集成电路单元，其中，第二器件的沟道层与第一器件的沟道层的第一部分和第二部分之一在竖直方向上基本上对准。18.根据权利要求17所述的集成电路单元，其中，第一器件的第二源/漏层、第二器件的第一源/漏层相对于第二器件的第二源/漏层向着第一器件的沟道层的第一部分和第二部分中另一个的上方伸出，第一器件的栅堆叠和第二器件的栅堆叠相对于第二器件的第二源/漏层向着与第一器件的第二源/漏层、第二器件的第一源/漏层的伸出方向相反的方向伸出。19.根据权利要求16所述的集成电路单元，其中，第二器件的第一源/漏层、第一器件的第二源/漏层各自包括位于第一器件的沟道层的第一部分上方的第一主体部分、位于第一器件的沟道层的第二部分上方的第二主体部分以及第一主体部分和第二主体部分之间的连接部分，其中，第二器件的第一源/漏层、第一器件的第二源/漏层各自的第一主体部分的外周相对于第一器件的沟道层的第一部分的外周基本上平行地延伸，第二器件的第一源/漏层、第一器件的第二源/漏层各自的第二主体部分的外周相对于第一器件的沟道层的第二部分的外周基本上平行地延伸。20.根据权利要求1所述的集成电路单元，其中，第一器件的沟道层的外周相对于第一器件的第一源/漏层和第二源/漏层的外周向内凹入，第一器件的栅堆叠嵌入于该凹入...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11