在垂直晶体管替代栅极流程中控制自对准栅极长度制造技术

本发明专利技术涉及在垂直晶体管替代栅极流程中控制自对准栅极长度，其中，一种半导体结构包括半导体衬底，位于半导体衬底上方的第一垂直晶体管的底部源/漏层，位于该源/漏层上方的垂直沟道，以及包覆该垂直沟道的金属栅极，该垂直沟道在与该金属栅极之间的接口处相对金属栅极具有固定高度。半导体结构还包括位于该垂直沟道上方的顶部源/漏层，以及至各顶部及底部源/漏层及该栅极的自对准接触。半导体结构可通过以下步骤实现：提供上方具有底部源/漏层的半导体衬底，在底部源/漏层上方形成垂直沟道，形成包覆垂直沟道的伪栅极，以及分别围绕垂直沟道的顶部及底部形成底部间隙壁层及顶部间隙壁层，垂直沟道的剩余中心部分定义固定垂直沟道高度。

【技术实现步骤摘要】
在垂直晶体管替代栅极流程中控制自对准栅极长度
本专利技术通常涉及垂直晶体管的制造。尤其，本专利技术涉及通过替代栅极制程控制垂直晶体管中的自对准栅极长度。
技术介绍
当前，垂直FET(verticalFET；VFET)的制造在控制自对准栅极宽度并将该VFET集成入替代金属栅极(replacementmetalgate；RMG)流程方面具有挑战性。
技术实现思路
因此，需要克服上述挑战。为克服现有技术的缺点并提供额外的优点，在一个态样中提供一种在垂直晶体管替代栅极制程中控制自对准栅极长度的方法。该方法包括：提供上方具有底部源/漏层的半导体衬底，在该底部源/漏层上方形成垂直沟道，形成包覆该垂直沟道的伪栅极，以及分别围绕该垂直沟道的顶部及底部形成底部间隙壁层及顶部间隙壁层，该垂直沟道的剩余中心部分定义固定垂直沟道高度。该方法还包括在该垂直沟道上方形成顶部源/漏层，用金属栅极替代该伪栅极，以及形成自对准源、漏及栅极接触。依据另一个态样，提供一种半导体结构。该半导体结构包括：半导体衬底，位于该半导体衬底上方的第一垂直晶体管的底部源/漏层，位于该源/漏层上方的垂直沟道，以及包覆该垂直沟道的金属栅极，该垂直沟道在与该金属栅极之间的接口(interface)处相对该金属栅极具有固定高度。该半导体结构还包括位于该垂直沟道上方的顶部源/漏层，以及至各该顶部及底部源/漏层及该栅极的自对准接触。从下面结合附图所作的本专利技术的各种态样的详细说明将很容易了解本专利技术的这些及其它目的、特征及优点。附图说明图1显示依据本专利技术的一个或多个态样的初始半导体结构的一个例子的剖视图，该初始半导体结构包括半导体衬底，位于该半导体衬底上方的掺杂源/漏半导体材料层，位于该掺杂源/漏半导体材料层的任意一侧上并部分延伸进入该半导体衬底中的隔离材料层，以及位于该掺杂源/漏半导体材料上方的至少一个鳍片，该鳍片包括由半导体沟道材料构成的底部以及由牺牲外延材料构成的顶部。图2显示依据本专利技术的一个或多个态样，(例如，利用气体团簇离子束制程)在该初始半导体结构的水平表面上形成垂直晶体管的底部间隙壁层及顶部间隙壁层以后，图1的结构的一个例子。图3显示依据本专利技术的一个或多个态样，在该第一硬掩膜层及该至少一个鳍片的侧面上方形成共形介电层并邻近该共形介电层的垂直部分形成伪栅极，接着平坦化(例如CMP)以向下抛光该伪栅极材料至该共形介电层以后，图2的结构的一个例子。图4显示依据本专利技术的一个或多个态样，在移除该伪栅极的顶部以后，图3的结构的一个例子。图5显示依据本专利技术的一个或多个态样，在该伪栅极上方形成硬掩膜层并平坦化以后，图4的结构的一个例子。图6显示依据本专利技术的一个或多个态样，在光刻图案化以移除该伪栅极的不想要的部分及该硬掩膜层的相应部分以后，图5的结构的一个例子。图7显示依据本专利技术的一个或多个态样，在移除该鳍片的该顶部以暴露该鳍片的该底部以后，图6的结构的一个例子。图8显示依据本专利技术的一个或多个态样，在移除该共形介电层的暴露部分以部分暴露该鳍片的剩余部分以后，图7的结构的一个例子。图9显示依据本专利技术的一个或多个态样，邻近剩余伪栅极层的内外侧形成间隙壁层以后，图8的结构的一个例子。图10显示依据本专利技术的一个或多个态样，在该暴露的至少一个鳍片的该部分暴露部分上方形成第二掺杂源/漏半导体材料层以后，图9的结构的一个例子。图11显示依据本专利技术的一个或多个态样，用介电材料填充该结构的开口部分以后，图10的结构的一个例子。图12显示依据本专利技术的一个或多个态样，在凹入除用于该填充的该介电材料以外的所有材料以后，图11的结构的一个例子。图13显示依据本专利技术的一个或多个态样，在移除该伪栅极(例如，a-Si)及该栅极介电质(图3，114)的剩余部分以后，图12的结构的一个例子。图14显示依据本专利技术的一个或多个态样，在形成替代金属栅极以后，图13的结构的一个例子。图15显示依据本专利技术的一个或多个态样，在凹入该金属栅极以后，图14的结构的一个例子。图16显示依据本专利技术的一个或多个态样，在用介电材料填充因凹入该金属栅极而形成的开口区域以后，图15的结构的一个例子。图17显示依据本专利技术的一个或多个态样，在形成至该金属栅极、该源极及该漏极的接触以后，图16的结构的一个例子。具体实施方式下面通过参照附图中所示的非限制性例子来更加充分地解释本专利技术的态样及其特定的特征、优点以及细节。省略对已知材料、制造工具、制程技术等的说明，以免在细节上不必要地模糊本专利技术。不过，应当理解，当说明本专利技术的态样时，详细的说明及具体的例子仅作为示例，而非限制。本领域的技术人员将会从本揭露中了解在基础的专利技术概念的精神及/或范围内的各种替代、修改、添加和/或布局。这里在说明书及权利要求书中所使用的近似语言可用以修饰任意量化表达，可允许该量化表达变动而不会导致与其相关的基本功能的改变。因此，由一个或多个术语例如“约”修饰的值不限于所指定的精确值。在一些情况下，该近似语言可对应用以测量该值的仪器的精度。这里所使用的术语仅是出于说明特定例子的目的，并非意图限制本专利技术。除非上下文中明确指出，否则这里所使用的单数形式“一个”以及“该”也意图包括复数形式。还应当理解，术语“包括”(以及任意形式的包括)、“具有”(以及任意形式的具有)以及“包含”(以及任意形式的包含)都是开放式连接动词。因此，“包括”、“具有”或“包含”一个或多个步骤或元件的方法或装置具有那些一个或多个步骤或元件，但并不限于仅仅具有那些一个或多个步骤或元件。类似地，“包括”、“具有”或“包含”一个或多个特征的一种方法的步骤或一种装置的元件具有那些一个或多个特征，但并不限于仅仅具有那些一个或多个特征。而且，以特定方式配置的装置或结构至少以那种方式配置，但也可以未列出的方式配置。当这里所使用的术语“连接”用以指两个物理元件时，是指该两个物理元件之间的直接连接。不过，术语“耦接”可指直接连接或者通过一个或多个中间元件的连接。这里所使用的术语“可”以及“可能是”表示在一系列条件下发生的可能性；具有特定的属性、特性或功能；以及/或者修饰另一个动词，通过表达与该修饰动词相关联的一种或多种能力、功能或可能性的方式进行修饰。因此，考虑到在某些情况下，被修饰的术语可能有时不适当、不能够或不合适，“可”以及“可能是”的使用表示被修饰的术语明显是适当的、有能力的或适合所示性能、功能或用途。例如，在一些情况下，事件或性能可以预期，而在其它情况下，该事件或性能无法发生-这个区别由术语“可”以及“可能是”体现。除非另外指出，否则这里所使用的术语“约”与一个值例如测量结果、尺寸等一起使用时，是指加或减该值的百分之五的可能变动。下面参照附图，为有利于理解，该些附图并非按比例绘制，其中，不同附图中所使用的相同附图标记表示相同或类似的组件。图1显示依据本专利技术的一个或多个态样的初始半导体结构100的一个例子的剖视图，该初始半导体结构包括半导体衬底102，位于该半导体衬底上方的掺杂源/漏半导体材料层104，在该掺杂源/漏半导体材料层的任意一侧上并部分延伸进入该半导体衬底中的隔离材料层110，以及位于该掺杂源/漏半导体材料上方的一个或多个鳍片105，该一个或多个鳍片105包括由半导体沟道材料构成的底部106以及由牺牲外延本文档来自技高网...

【技术保护点】
一种方法，包括：提供半导体衬底，其上方具有底部源/漏层；在该底部源/漏层上方形成垂直沟道；形成包覆该垂直沟道的伪栅极；分别围绕该垂直沟道的顶部及底部形成底部间隙壁层及顶部间隙壁层，该垂直沟道的剩余中心部分定义固定垂直沟道高度；在该垂直沟道上方形成顶部源/漏层；用金属栅极替代该伪栅极；以及形成自对准源、漏及栅极接触。

【技术特征摘要】
2016.09.29 US 15/280,4511.一种方法，包括：提供半导体衬底，其上方具有底部源/漏层；在该底部源/漏层上方形成垂直沟道；形成包覆该垂直沟道的伪栅极；分别围绕该垂直沟道的顶部及底部形成底部间隙壁层及顶部间隙壁层，该垂直沟道的剩余中心部分定义固定垂直沟道高度；在该垂直沟道上方形成顶部源/漏层；用金属栅极替代该伪栅极；以及形成自对准源、漏及栅极接触。2.如权利要求1所述的方法，其中，形成该伪栅极包括：在初始半导体结构的水平表面上形成第一硬掩膜层；在该第一硬掩膜层上方并沿着至少一个鳍片的垂直侧面形成共形介电层；以及邻近该共形介电层的垂直部分形成伪栅极。3.如权利要求2所述的方法，其中，形成该第一硬掩膜层包括使用气体团簇离子束制程。4.如权利要求3所述的方法，其中，形成该第一硬掩膜层包括形成该第一硬掩膜层至约5纳米至约15纳米的高度。5.如权利要求1所述的方法，其中，形成该垂直沟道包括在该底部源/漏层上方形成鳍片，该鳍片包括半导体沟道材料的底部以及牺牲外延半导体材料的顶部。6.如权利要求5所述的方法，其中，形成该伪栅极包括：用第二硬掩膜层替代该伪栅极的顶部；移除该伪栅极的部分，该第二硬掩膜层的相应部分以及至少一个鳍片的该顶部，以暴露共形介电层的部分以及该至少一个鳍片的该底部；移除该共形介电层的该暴露部分，以部分暴露该至少一个鳍片的该底部的侧面；以及邻...

【专利技术属性】
技术研发人员：谢瑞龙，山下天孝，程慷果，叶俊呈，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY