半导体元件及其制造方法技术

本发明专利技术公开一种半导体元件及其制造方法。所述半导体元件包括基底、多个有源区以及隔离结构。基底具有元件区域与围绕所述元件区域的周边区域。有源区位于所述元件区域中的所述基底中，其中自上视方向来看，邻近所述元件区域的边界的所述有源区的末端的边缘互相对准，且邻近所述元件区域的边界的所述有源区的末端的宽度大于所述有源区的其他部分的宽度。隔离结构配置于所述基底中，且围绕所述有源区以及位于所述周边区域中。

【技术实现步骤摘要】
半导体元件及其制造方法
本专利技术涉及一种半导体元件及其制造方法，且特别是涉及可避免图案密度差异所导致的问题的半导体元件及其制造方法。
技术介绍
在目前的半导体制作工艺中，通常将隔离结构形成于基底中，以定义出其中具有多个有源区的元件区域与周边区域。随着元件的尺寸持续缩小，元件区域的布局面积也随之缩小。如此一来，在基板上造成了较大的图案密度差异，而此图案密度差异在后续制作工艺中将造成问题。上述的图案密度差异所带来的影响在元件区域与周边区域的边界处更为明显。举例来说，在邻近元件区域边界的有源区上堆叠膜层时，受到图案密度差异的影响会产生膜层应力(filmstress)。此外，在沉积膜层时，也会在上述区域产生热应力(thermalstress)。由于上述的膜层应力与热应力，在邻近元件区域边界的有源区上的膜层会有容易倾倒的问题，因而对后续制作工艺造成影响。
技术实现思路
本专利技术的目的在于提供一种半导体元件，其具有较高的可靠度。本专利技术另一目的在于提供一种半导体元件的制造方法，其可避免图案密度差异对后续制作工艺造成影响。为达上述目的，本专利技术的半导体元件包括基底、多个有源区以及隔离结构。基底具有元件区域与围绕所述元件区域的周边区域。有源区位于所述所述元件区域中的所述基底中，其中自上视方向来看，邻近所述元件区域的边界的所述有源区的末端边缘互相对准，且邻近所述元件区域的边界的所述有源区的末端的宽度大于所述有源区的其他部分的宽度。隔离结构配置于所述基底中，且围绕所述有源区以及位于所述周边区域中。在本专利技术的半导体元件的一实施例中，自上视方向来看，所述邻近所述元件区域的边界的所述有源区的末端的形状例如为半圆形或多边型。在本专利技术的半导体元件的一实施例中，上述的自上视方向来看，邻近所述元件区域的边界的所述有源区的末端例如彼此接触。在本专利技术的半导体元件的一实施例中，上述的有源区例如以阵列方式排列。在本专利技术的半导体元件的一实施例中，上述邻近所述元件区域的边界的所述有源区的末端的边缘例如与所述元件区域的边界对准。本专利技术的半导体元件的制造方法，包括以下步骤：提供基底，所述基底具有元件区域与围绕所述元件区域的周边区域；移除所述元件区域与所述周边区域中的部分基底，以于所述元件区域中的基底中形成第一沟槽以及于所述周边区域中的基底中形成第二沟槽，其中所述第一沟槽定义出多个有源区，且自上视方向来看，邻近所述元件区域的边界的所述有源区的末端边缘互相对准，且邻近所述元件区域的边界的所述有源区的末端的宽度大于所述有源区的其他部分的宽度；以及于所述第一沟槽与所述第二沟槽中填入隔离材料。在本专利技术的半导体元件的制造方法的一实施例中，自上视方向来看，所述邻近所述元件区域的边界的所述有源区的末端的形状例如为半圆形或多边型。在本专利技术的半导体元件的制造方法的一实施例中，自上视方向来看，邻近所述元件区域的边界的所述有源区的末端例如彼此接触。在本专利技术的半导体元件的制造方法的一实施例中，上述的有源区例如以阵列方式排列。在本专利技术的半导体元件的制造方法的一实施例中，上述邻近所述元件区域的边界的所述有源区的末端的边缘例如与所述元件区域的边界对准。基于上述，在本专利技术中，由于邻近元件区域的边界的有源区的末端的边缘互相对准，且这些末端的宽度大于其他部分的宽度，因此在邻近元件区域边界的有源区上堆叠膜层时，可避免起因于图案密度差异的膜层应力或沉积膜层时产生的热应力而导致邻近元件区域的边界的膜层倾倒。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A至图1B为依照本专利技术第一实施例所绘示的半导体元件的制造流程上视示意图；图2A至图2B为依照本专利技术第二实施例所绘示的半导体元件的制造流程上视示意图；图3为依照本专利技术另一实施例所绘示的半导体元件的上视示意图；图4为图1A中的第一沟槽的另一实施例的上视示意图。具体实施方式在以下实施例中，主要描述于基底中形成有源区以及用以定义有源区的隔离结构的制作工艺步骤。此外，在上述这些制作工艺步骤制之后，可视实际需求进行其他后续制作工艺，例如一般所熟知的动态随机存取存储器(DRAM)制作工艺或金属氧化物半导体晶体管(MOS)制作工艺。图1A至图1B为依照本专利技术第一实施例所绘示的半导体元件的制造流程上视示意图。首先，请参照图1A，提供基底100。基底100例如是硅基底。基底100可区分为用于形成所需元件的元件区域100a以及围绕元件区域100a的周边区域100b。然后，在基底100中形成第一沟槽102与第二沟槽104。以下将详细说明本实施例中第一沟槽102与第二沟槽104的形成方法。对基板100进行第一次图案化制作工艺，移除部分基底100，以在元件区域100a中形成多个第一沟槽102以及于周边区域100b中形成多个第二沟槽104。在本实施例中，元件区域100a中形成有多个在第一方向延伸的第一沟槽102以及多个在第二方向延伸的第一沟槽102，且第一方向垂直于第二方向，但本专利技术不限于此。在其他实施例中，视实际需求，第一方向也可以不垂直于第二方向。由于位于周边区域100b的第二沟槽102是用以隔离元件区域100a，因此自上视方向来看，与第一沟槽102相比，第二沟槽104具有较大的宽度且占有较大的布局面积。在元件区域100a中，这些彼此交错的第一沟槽102定义出多个有源区106。在本实施例中，这些有源区106以阵列方式排列，每一行中具有相同数量的有源区106，每一列中具有相同数量的有源区106，且每一列中最末端的有源区106彼此对准，但本专利技术不限于此。在其他实施例中，可视实际需求调整这些有源区的配置方式。此外，在本实施例中，自上视方向来看，邻近元件区域100a的边界的有源区106(即每一列中最末端的有源区106)的末端与有源区106的其他部分相比具有较大的宽度，且此末端延伸至周边区域104中。在本实施例中，自上视方向来看，邻近元件区域100a的边界的有源区106的末端的形状例如是圆形，而其他部分则为矩形。然而，在其他实施例中，自上视方向来看，邻近元件区域100a的边界的有源区106的末端也可以是多边形(例如矩形，如图4所示)，只要末端与其他部分相比具有较大的宽度即可。在本实施例中，每一列中具有较大宽度的末端与相邻列中具有较大宽度的末端彼此间隔有一定的距离，即相邻两列中具有较大宽度的末端彼此不接触，但本专利技术不限于此。在其他实施例中，相邻两列中具有较大宽度的末端也可彼此接触，意即这些较大宽度的末端可连接成一体。接着，进行第二次图案化制作工艺，移除有源区106中具有较大宽度的末端的一部分。重要的是，在进行上述图案化制作工艺之后，邻近元件区域100a的边界的有源区106的末端与有源区106的其他部分相比仍需具有较大的宽度，且每一列中邻近元件区域100a的边界的有源区106的末端的边缘也会互相对准。在本实施例中，移除了上述末端中位于周边区域的部分，且剩余的末端部分的边缘与元件区域100a的边界对准，但本专利技术不限于此。在其他实施例中，在进行上述图案化制作工艺之后，邻近元件区域100a的边界的有源区106的末端的边缘可不与元件区域100a的边界对准，意即部分末端可位于周边区域100b中，或者末端可完全位于元件区域100a中。之后，请参本文档来自技高网...

【技术保护点】
一种半导体元件，包括：基底，具有元件区域与围绕所述元件区域的周边区域；多个有源区，位于所述元件区域中的所述基底中，其中自上视方向来看，邻近所述元件区域的边界的所述有源区的末端的边缘互相对准，且邻近所述元件区域的边界的所述有源区的末端的宽度大于所述有源区的其他部分的宽度；以及隔离结构，配置于所述基底中，且围绕所述有源区以及位于所述周边区域中。

【技术特征摘要】
1.一种半导体元件，包括：基底，具有元件区域与围绕所述元件区域的周边区域；多个有源区，位于所述元件区域中的所述基底中，其中自上视方向来看，邻近所述元件区域的边界的所述有源区的末端的边缘互相对准，且邻近所述元件区域的边界的所述有源区的末端的宽度大于所述有源区的其他部分的宽度；以及隔离结构，配置于所述基底中，且围绕所述有源区以及位于所述周边区域中。2.如权利要求1所述的半导体元件，其中自上视方向来看，所述邻近所述元件区域的边界的所述有源区的末端的形状包括半圆形或多边型。3.如权利要求1所述的半导体元件，其中自上视方向来看，邻近所述元件区域的边界的所述有源区的末端彼此接触。4.如权利要求1所述的半导体元件，其中所述有源区以阵列方式排列。5.如权利要求1所述的半导体元件，其中邻近所述元件区域的边界的所述有源区的末端的边缘与所述元件区域的边界对准。6.一种半导体元件的制造方法，包括：提供基底，所述基底具有元件区域与围绕所述...

【专利技术属性】
技术研发人员：王嫈乔，何建廷，戎乐天，邹世芳，林金隆，王函隽，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71