一种防击穿的半导体器件制造技术

本发明专利技术公开了一种防击穿的半导体器件。其包括依次设置的P型衬底、隔离层和N型硅层；N型硅层一侧的隔离层上设有P型阱，另一侧的隔离层上设有N型阱；P型阱上有源极，N型阱上有漏极，N型硅层上有绝缘层，绝缘层内具有多晶硅场板和位于多晶硅场板两侧的栅极，栅极通过跨设在多晶硅场板上方的多晶硅桥连接；源极和漏极之间的绝缘层、P型阱和N型阱覆盖第一介质层；栅极上跨设中间高两边低的阶梯形金属场板，栅极和金属场板之间设置介电常数大于4的第二介质层；金属拱形场板的一端与源极连接，另一端搭接在栅极与漏极之间的第二介质层上。本发明专利技术能够提高器件的击穿电压。

An anti breakdown semiconductor device

The invention discloses a kind of anti - breakdown semiconductor device. It comprises a P type substrate, isolation layer and N type silicon layer; N type silicon layer isolation layer is arranged on the side of the P type well, the other side of the isolation layer is provided with a N type well; P type well on the source, the N type well on the drain, N type silicon layer insulation layer, the insulating layer is located in the polysilicon polysilicon field plate and field plate on both sides of the gate, the gate through the cross bridge located in the polysilicon polysilicon field plate above the connection; the source electrode and the drain insulation layer, P wells and N type well cover the first dielectric layer between the gate; cross installed ladder shaped metal field plate in the middle high the two sides are low, a dielectric constant greater than second dielectric layer 4 is arranged between the gate and the metal field plate; metal arch end and the source plate field is connected, the other end lap second dielectric layer between the gate and drain. The invention can improve the breakdown voltage of the device.

【技术实现步骤摘要】
一种防击穿的半导体器件
本专利技术涉及半导体
，特别是涉及一种防击穿的半导体器件。
技术介绍
半导体器件工作在高源漏电压下时，其栅极靠近漏极一端附近会形成高电场尖峰，这种局部区域的高电场可以引起非常大的栅极泄漏电流，从而容易降低器件的击穿电压，最终可能导致有源区发生击穿使得器件失效。为了防止器件被击穿，目前广泛使用的方法是采用场板结构，即在栅极靠漏端一侧放置一个场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，增加了耗尽区的面积，提高了耗尽区的耐压，并且该场板对栅漏区域的电场线分布进行了调制，尤其是对栅极近漏端边缘的密集电场线进行了有效的调制，使得电场线分布更加均匀，以此来降低栅极近漏端边缘的电场，减小栅极泄露电流，提高器件的击穿电压。但是在这样的场板结构中，场板都是直接覆盖在介质层上面的，而介质层一般比较薄，此时场板与栅极金属距离非常接近，并且大面积的场板金属与其下方的栅极完全交叠，寄生栅源电容与场板同栅极金属的距离成反比，与场板同栅极金属的交叠面积成正比，再加上介质层的介电常数相对较大，所以器件工作过程中会产生很大的寄生栅源电容，导致器件频率特性变差。虽然增加场板下方的介质层的厚度可以减小寄生栅源电容，但介质层的厚度增加后源场板对栅漏区域的电场调制效果就会变弱，可能失去采用场板结构的意义。
技术实现思路
本专利技术主要解决的技术问题是提供一种防击穿的半导体器件，能够提高器件的击穿电压。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种防击穿的半导体器件，包括：P型衬底；隔离层，所述隔离层位于所述P型衬底上；N型硅层，所述N型硅层位于所述隔离层上；P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；源极，所述源极位于所述P型阱上；漏极，所述漏极位于所述N型阱上；绝缘层，所述绝缘层位于所述N型硅层上，所述绝缘层内具有多晶硅场板和位于多晶硅场板两侧的栅极，所述栅极通过跨设在多晶硅场板上方的多晶硅桥连接；第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述绝缘层、P型阱和N型阱；金属场板，所述金属场板跨设在所述栅极上，所述金属场板的截面形状为中间高两边低的阶梯形；第二介质层，所述第二介质层位于所述第一介质层和金属场板之间；其中，所述金属拱形场板的一端与源极连接，另一端搭接在所述栅极与所述漏极之间的第二介质层上；所述第二介质层的介电常数大于4。优选的，所述栅极和多晶硅场板设于所述氧化层上表面。优选的，所述栅极与多晶硅场板的间距为2微米。优选的，所述栅极的截面形状为T形。本专利技术的有益效果是：区别于现有技术的情况，本专利技术通过设置跨过栅极的金属场板，金属场板的截面形状为中间高两边低的阶梯形，并且在金属场板下方的绝缘层中设置多晶硅场板和位于多晶硅场板两侧的栅极，这样，不仅金属拱形场板与栅电极的距离变大，而且多晶硅场板与金属拱形场板形成该器件的源漏之间的电容，从而能够提高器件的击穿电压。附图说明图1是本专利技术实施例提供的防击穿的半导体器件的剖视结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参阅图1，是本专利技术实施例提供的防击穿的半导体器件的剖视结构示意图。本专利技术实施例的防击穿的半导体器件包括P型衬底10、隔离层20、N型硅层30、P型阱31、N型阱32、源极41、漏极42、绝缘层50、第一介质层60、金属场板70和第二介质层80。隔离层20起隔离作用，P型衬底10可以使用重掺杂。由于P型衬底10被隔离层20与其余部分隔离开，所以对器件的击穿特性影响很小。隔离层20位于P型衬底10上。N型硅层30位于隔离层20上。P型阱31位于N型硅层30一侧的隔离层20上。N型阱32位于N型硅层30另一侧的隔离层20上。源极41位于P型阱31上。漏极42位于N型阱32上。绝缘层50位于N型硅层30上，绝缘层50内具有多晶硅场板90和位于多晶硅场板90两侧的栅极43，栅极43通过跨设在多晶硅场板90上方的多晶硅桥44连接。第一介质层60覆盖源极41和漏极42之间的隔离层50、P型阱31和N型阱32，第一介质层60对器件表面进行钝化保护。金属场板70跨设在栅极43上，金属场板70的截面形状为中间高两边低的阶梯形。第二介质层80位于栅极43和金属场板70之间。其中，金属场板70的一端与源极41连接，另一端搭接在栅极43与漏极42之间的第二介质层80上。第二介质层80的介电常数大于4。由于本实施例的防击穿的半导体器件设置了中间高两边低的阶梯形的金属场板70，因而金属场板70拉大了与栅极43的距离，金属场板80与栅极43之间采用第二介质层80进行隔离，可以减小金属场板70与栅极43的交叠面积，最终极大减小了寄生电容及寄生电阻，因而提高了器件的击穿电压。而且第二介质层80的介电常数大于4，介电常数相对较高，从而可以增大器件的栅源电容，由于电容的大小与电容的两个极板之间的距离成反比，因此栅极43与金属场板70之间的距离越小，栅源电容越大，高介电常数的第二介质层80厚度越小，栅源电容越大，使得本实施例的半导体器件与该半导体器件级联的各节点电容能够匹配，避免工作中的雪崩击穿，提高器件可靠性。进一步的，由于控制器件工作的栅极43与实现耐压的多晶硅场板90分开，多晶硅场板90产生的电容不与器件的栅极43相连而通过金属场板70与源极41相连，与常规器件相比，该器件的栅漏电容变为器件的栅源电容，从而能够进一步提高器件的击穿电压。在本实施例中，栅极43和多晶硅场板90设于隔离层50上表面，以增强多晶硅场板90对漂移区表面的电场的调制作用。其中，栅极43与多晶硅场板90的间距为2微米。以上所述仅为本专利技术的实施例，并非因此限制本专利技术的专利范围，凡是利用本专利技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
，均同理包括在本专利技术的专利保护范围内。本文档来自技高网...

【技术保护点】
一种防击穿的半导体器件，其特征在于，包括：P型衬底；隔离层，所述隔离层位于所述P型衬底上；N型硅层，所述N型硅层位于所述隔离层上；P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；源极，所述源极位于所述P型阱上；漏极，所述漏极位于所述N型阱上；绝缘层，所述绝缘层位于所述N型硅层上，所述绝缘层内具有多晶硅场板和位于多晶硅场板两侧的栅极，所述栅极通过跨设在多晶硅场板上方的多晶硅桥连接；第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述绝缘层、P型阱和N型阱；金属场板，所述金属场板跨设在所述栅极上，所述金属场板的截面形状为中间高两边低的阶梯形；第二介质层，所述第二介质层位于所述第一介质层和金属场板之间；其中，所述金属拱形场板的一端与源极连接，另一端搭接在所述栅极与所述漏极之间的第二介质层上；所述第二介质层的介电常数大于4。

【技术特征摘要】
1.一种防击穿的半导体器件，其特征在于，包括：P型衬底；隔离层，所述隔离层位于所述P型衬底上；N型硅层，所述N型硅层位于所述隔离层上；P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；源极，所述源极位于所述P型阱上；漏极，所述漏极位于所述N型阱上；绝缘层，所述绝缘层位于所述N型硅层上，所述绝缘层内具有多晶硅场板和位于多晶硅场板两侧的栅极，所述栅极通过跨设在多晶硅场板上方的多晶硅桥连接；第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述绝缘层、P型阱和N型阱；金属场...

【专利技术属性】
技术研发人员：罗艳，
申请(专利权)人：四川九鼎智远知识产权运营有限公司，
类型：发明
国别省市：四川,51