一种半导体器件及其形成方法技术

一种半导体器件及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。通过本发明专利技术的方案能够有效延长隔离深度，同时提高光电二极管的长度，从而在提高满井容量的同时有效避免电子串扰。

A semiconductor device and its formation method

【技术实现步骤摘要】
一种半导体器件及其形成方法
本专利技术涉及半导体
，具体地涉及一种半导体器件及其形成方法。
技术介绍
作为半导体器件的一个重要分支，图像传感器是将光学图像信号转换为电信号的半导体器件。在种类繁多的图像传感器中，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)图像传感器因其体积小、功耗低、价格低廉的优点而得到广泛应用。现有的CMOS图像传感器中包括用于将光信号转换为电信号的光电传感器，所述光电传感器通常为形成于硅衬底中的光电二极管。为了提高CMOS图像传感器的光电转换性能，通常需要在CMOS中以阵列的形式排布多个光电二极管，其中，每一个光电二极管称为一个像素，由多个光电二极管阵列排布形成的区域称为像素区。为了避免电子串扰等串扰问题，需要进行像素隔离，亦即需要在相邻的两个光电二极管之间进行隔离，以防止电子从一个像素跑到相邻像素影响器件性能。现有技术主要采用深沟槽隔离(DeepTrenchIsolation，简称DTI)的方式实现像素隔离。但是，随着器件尺寸的减小，像素的满井容量也越来越小，极大的影响器件的图像传感性能。为了提高像素满井容量，需要纵向(也即在硅衬底的厚度方向)延长光电二极管的长度。但是，随着光电二极管的长度的增大，现有的DTI工艺无法对增长的光电二极管进行有效隔离，导致电子串扰现象加剧，影响器件性能。在现阶段，大多数情况下，无法提供一种较好的图像传感器及其形成方法，能够同时兼顾光电二极管的长度和隔离的深度，从而在提高像素的满井容量的同时，还能解决电子串扰问题。
技术实现思路
本专利技术解决的技术问题是如何兼顾光电二极管的长度和隔离的深度，以在提高满井容量的同时解决电子串扰问题。为解决上述技术问题，本专利技术实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。可选的，所述形成方法还包括：在所述沟槽中填充介质材料，以形成介质层；对所述半导体衬底进行退火处理。可选的，所述沟槽形成于所述半导体衬底的背面，进行所述退火处理时，退火温度在1000-1200℃之间。可选的，所述第一掺杂层的掺杂类型为P型，所述第二掺杂层的掺杂类型为N型可选的，所述半导体器件为图像传感器。本专利技术实施例还提供一种半导体器件，包括：半导体衬底，所述半导体衬底内具有光电二极管，所述光电二极管包括第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；沟槽，位于相邻的光电二极管之间；离子注入区，位于所述沟槽的底部至所述第一掺杂层之间，所述离子注入区的掺杂类型与所述第一掺杂层的掺杂类型相同。可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。可选的，所述半导体器件还包括：填充于所述沟槽中的介质层。可选的，所述半导体器件为图像传感器。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例所述半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。较之现有仅通过挖沟槽来隔离相邻光电二极管的技术方案，本专利技术实施例的技术方案在所形成的沟槽底部进行离子注入，将所述沟槽底部的第二掺杂层的掺杂类型改变为与相邻沟槽之间的第二掺杂层的掺杂类型相反，亦即使所述沟槽底部的第二掺杂层的掺杂类型与所述第一掺杂层的掺杂类型相同，使得所述沟槽底部的第二掺杂层能够与所述沟槽一同形成隔离结构，避免相邻光电二极管之间出现电子串扰现象。进一步，所述半导体器件为图像传感器，通过本专利技术实施例所述在沟槽底部进行离子注入的方式同时兼顾光电二极管的长度和隔离的深度，从而在避免电子串扰的同时，有效提高像素的满井容量。附图说明图1是本专利技术第一实施例的一种半导体器件的形成方法的流程图；图2至图4是本专利技术第一实施例所述半导体器件的形成方法中各个步骤对应的器件剖面结构示意图；图5是本专利技术第二实施例的一种半导体器件的剖面结构示意图；图6是图5中区域1的局部放大示意图；图7和图8是本专利技术第一实施例所述半导体器件的形成方法中各个步骤对应的另一种器件剖面结构示意图；图9是本专利技术第三实施例的一种半导体器件的剖面结构示意图；图10是图9中区域3的局部放大示意图。具体实施方式本领域技术人员理解，如
技术介绍
所言，现有的半导体器件中，光电二极管的长度会受到深沟槽隔离的深度限制，导致光电二极管的纵向长度无法进一步增长。对于图像传感器，光电二极管的长度密切决定像素的满井容量。而现有技术无法同时兼顾光电二极管的长度和隔离的深度，也就无法在提高像素的满井容量的同时，还能有效避免电子串扰问题，使得器件性能无法得到进一步地改善。为了解决上述技术问题，本专利技术实施例的技术方案提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底内具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。本领域技术人员理解，本专利技术实施例的技术方案在所形成的沟槽底部进行离子注入，将所述沟槽底部的第二掺杂层的掺杂类型改变为与相邻沟槽之间的第二掺杂层的掺杂类型相反，亦即使所述沟槽底部的第二掺杂层的掺杂类型与所述第一掺杂层的掺杂类型相同，使得所述沟槽底部的第二掺杂层能够与所述沟槽一同形成隔离结构，避免相邻光电二极管之间出现电子串扰现象。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1是本专利技术第一实施例的一种半导体器件的形成方法的流程图。其中，所述半导体器件可以是图像传感器，如互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)图像传感器，或者还可以是其他具有光电二极管的半导体器件；所述CMOS图像传感器可以是前照式(Front-sideIllumination，简称FSI)CMOS图像传感器或后照式(Back-sideIllumination，简称BSI)CMOS图像传感器，所述后照式CMOS图像传感器也可以称为背照式CMOS图像传感器。本实施例以图像传感器为例进行具体阐述，而在实际应用中，本实施例所述技术方案还可以应用于其他类型的半导体本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。2.根据权利要求1所述的方法，其特征在于，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。3.根据权利要求1所述的方法，其特征在于，还包括：在所述沟槽中填充介质材料，以形成介质层；对所述半导体衬底进行退火处理。4.根据权利要求3所述的方法，其特征在于，所述沟槽形成于所述半导体衬底的背面，进行所述退火处理时，退火温度在1000-1200℃之间。5.根据权利要求1所述的...

【专利技术属性】
技术研发人员：王连红，夏绍曾，黄晓橹，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32