一种顶层选择栅切线的刻蚀工艺方法技术

本发明专利技术提供了一种顶层选择栅切线的刻蚀工艺方法，通过将顶层选择栅切线刻蚀工艺步骤前置，设置在ON堆叠结构形成之后、台阶结构形成之前，而由于ON堆叠结构刚形成之后核心存储区域较为平坦，核心存储区与边缘区、晶圆中心和边缘之间厚度的差距＜

An etching process of top selection gate cut line

The present invention provides a method for etching a top-level select gate tangent, through the top of the selection gate etching step tangent front, set after, forming ON stacked structure step structure formed before and after the ON stack structure of newly formed core storage area is relatively flat, the thickness between the wafer center and edge core storage area and edge the gap between regions, \

【技术实现步骤摘要】
一种顶层选择栅切线的刻蚀工艺方法
本专利技术涉及半导体制造领域，尤其涉及一种3DNAND闪存结构的制作方法，具体为一种避免在进行顶层选择栅切线刻蚀时破坏氮化硅层的刻蚀工艺方法。
技术介绍
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3DNOR(3D或非)闪存和3DNAND(3D与非)闪存。其中，3DNAND以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的的存储器，已经成为新兴存储器设计和生产的主流工艺。同时，在目前的3DNAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度、其中沟道层垂直竖立在衬底上，栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(TopSelectGate)三部分，通过将栅极信号分布在三组栅电极中以减小信号之间的串扰。具体地，上层和下层的器件用作选择晶体管——栅极高度/厚度较大的垂直MOSFET，栅极介质层为常规的单层高k材料；中层的器件用作存储单元串，栅极高度/厚度较小，栅极介质层为隧穿层、存储层、阻挡层的堆叠结构。其中，通常在指存储区的中部设置有顶层选择栅切线(TopSelectGateCut)，以将指存储区的顶层选择栅(TopSelectGate)分割为两部分，并且顶层选择栅切线通常由氧化物材料形成，并且采用原子层沉积工艺(ALD)制备。通常是采用顶层选择栅切线(TopSelectGateCut)的刻蚀工艺，将ON堆叠顶层的2-3层(2-3Tiers)刻蚀掉，作为阻挡(Block)沟道，具体的制备工艺流程包括如下步骤(参见图1a-1f)：S1：形成多层堆叠结构，参见图1a，首先，提供衬底10，所述衬底表面形成有多层交错堆叠的层间介质层20及牺牲介质层30，所述牺牲介质层30形成于相邻的层间介质层20之间；所述层间介质层20一般为氧化硅，所述牺牲介质层30，从而形成ON堆叠结构(ONStacks)；S2：形成堆叠结构的台阶结构，参见图1b，形成台阶结构的工艺可采用现有技术中的常用工艺；S3：沉积插塞氧化物层，参见图1c，首先是沉积插塞氧化物层以覆盖所述台阶结构，然后采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物层；S4：为形成顶层选择栅切线(TopSelectGateCut)进行光刻，具体参见图1d，首先，在平坦化的插塞氧化物层表面形成复合硬掩模层40，所述应掩模层包括依次形成的无定形碳层(A-C)41、无定形碳层(A-C)表面形成的SiON层42和SiON层表面形成的光刻胶层43；然后在需要形成选择栅切线(TopSelectGateCut)的位置实施光刻以去除相应位置的所述光刻胶层43以形成光刻沟道50；S5：为形成顶层选择栅切线(TopSelectGateCut)进行刻蚀，参见图1e，具体为，采用常规的刻蚀工艺，沿所述光刻沟道50向下刻蚀形成顶层选择栅切线(TopSelectGateCut)沟道60，并去除复合硬掩模层以露出插塞氧化物层表面；S6：对顶层选择栅切线(TopSelectGateCut)沟道进行填充，参见图1f，具体为采用原子层沉积工艺(ALD)在沟道60中填充顶层选择栅切线氧化物材料70。参见图2，在形成顶层选择栅切线(TopSelectGateCut)沟道的步骤S5中，要求刻蚀停留在ON堆叠结构的氧化物层间介质层21的位置，而不要破坏氧化物下层的氮化硅牺牲介质层31，如沟道61的刻蚀状况。但是S3步骤中的化学机械研磨工艺(CMP)的技术限制，会导致平坦化后的表面依然会存在最高点与最低点之间的高度差，特别是在晶圆的中心和边缘、核心存储区的中心和边缘的高度差还存在很大不同，而实际上在ON堆叠结构中，氧化物层间介质层21和氮化硅牺牲介质层31的厚度也在的数量级，这就导致由于CMP工艺不足导致的高度差的存在会影响顶层选择栅切线(TopSelectGateCut)沟道的刻蚀精度，从而造成难以避免的对于氧化物下层的氮化硅牺牲介质层31的过度刻蚀破坏，例如沟道62的刻蚀状况，并且也会存在刻蚀不足的情况，例如沟道63的刻蚀状况。而形成顶层选择栅切线(TopSelectGateCut)沟道的刻蚀精度会进一步影响后段制程(BackEndofLine，简称BEOL)的精度，导致钨栅极有的地方过薄，而有的地方又过厚需要去除部分钨，而过薄的钨栅极将直接导致电阻过高而影响三维(3D)闪存存储器的性能。因此，如何精确控制顶层选择栅切线(TopSelectGateCut)沟道的刻蚀深度和均匀性，以避免对于氮化硅层的破坏，对于三维(3D)闪存存储器的制备和性能而言至关重要，一直为本领域技术人员所致力研究的方向。
技术实现思路
本专利技术的目的在于提供一种顶层选择栅切线的刻蚀工艺方法，能够精确控制顶层选择栅切线(TopSelectGateCut)沟道的刻蚀深度和均匀性，从而避免对于氮化硅层的破坏。为了实现上述目的，本专利技术提出了一种顶层选择栅切线的刻蚀工艺方法，包括以下步骤：形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；为形成顶层选择栅切线(TopSelectGateCut)进行光刻；为形成顶层选择栅切线(TopSelectGateCut)进行刻蚀以形成顶层选择栅切线(TopSelectGateCut)沟道；对顶层选择栅切线(TopSelectGateCut)沟道进行氧化物填充；对多余的顶层选择栅切线(TopSelectGateCut)沟道填充氧化物的去除；形成堆叠结构的台阶结构。进一步的，所述层间介质层材料为氧化硅，所述牺牲介质层材料为氮化硅，从而形成ON堆叠结构(ONStacks)。进一步的，所述光刻具体为，首先在堆叠结构表面上形成复合硬掩模层；然后在需要形成选择栅切线(TopSelectGateCut)的位置实施光刻以去除相应位置的光刻胶层形成光刻沟道；尤其优选的，所述复合硬掩模层包括依次形成的无定形碳层(A-C)、SiON层和光刻胶层。进一步的，所述刻蚀停留在堆叠结构的某一层间介质层；尤其优选的，所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层间介质层。进一步的，顶层选择栅切线(TopSelectGateCut)沟道进行氧化物填充采用的是原子层沉积工艺(ALD)。进一步的，对多余的顶层选择栅切线(TopSelectGateCut)沟道填充氧化物的去除，采用的是化学机械研磨工艺(CMP)。与现有技术相比，本专利技术的有益效果主要体现在：第一，本专利技术的顶层选择栅切线刻蚀工艺，将顶层选择栅切线刻蚀工艺步骤前置，设置在ON堆叠结构形成之后、台阶结构形成之前，这就避免台阶结构形成以及化学机械研磨工艺(CMP)产生的难以避免的表面高度差导致的顶层选择栅切线刻蚀精度难以控制而造成对下层氮化硅不期望的破坏；第二，由于ON堆叠结构刚形成之后核心存储区域较为平坦，这使得随后进行的顶层选择栅本文档来自技高网...

【技术保护点】
一种顶层选择栅切线的刻蚀工艺方法，其特征在于，包括以下步骤：形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；为形成顶层选择栅切线(Top Select Gate Cut)进行光刻；为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀以形成顶层选择栅切线(Top Select Gate Cut)沟道；对顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充；对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除；形成堆叠结构的台阶结构。

【技术特征摘要】
1.一种顶层选择栅切线的刻蚀工艺方法，其特征在于，包括以下步骤：形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；为形成顶层选择栅切线(TopSelectGateCut)进行光刻；为形成顶层选择栅切线(TopSelectGateCut)进行刻蚀以形成顶层选择栅切线(TopSelectGateCut)沟道；对顶层选择栅切线(TopSelectGateCut)沟道进行氧化物填充；对多余的顶层选择栅切线(TopSelectGateCut)沟道填充氧化物的去除；形成堆叠结构的台阶结构。2.根据权利要求1所述的工艺方法，其特征在于：所述层间介质层材料为氧化硅，所述牺牲介质层材料为氮化硅，从而形成ON堆叠结构(ONStacks)。3.根据权利要求1所述的工艺方法，其特征在于：所述光刻具体为，...

【专利技术属性】
技术研发人员：何佳，洪培真，华文宇，刘藩东，杨要华，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42