垂直存储器件制造技术

一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。

Vertical storage device

A vertical memory device includes: a substrate including a cell region and a peripheral circuit region, basically perpendicular to the substrate in the vertical direction on the surface are sequentially stacked on the substrate of the unit area on the gate electrode in the cell region and extends through the gate electrode of the channel in the vertical direction, in the peripheral circuit area and extending in the vertical direction of the first contact plug in the peripheral circuit area and the first contact plug adjacent and extending in the vertical direction of the second contact plug, and electrically connected to the first contact plug on the first wiring. The first wiring is configured to add the electrical signal to the first contact plug. The second lower contact plug is not electrically connected to an upper wiring configured to apply an electrical signal.

【技术实现步骤摘要】
垂直存储器件
专利技术构思总体上涉及垂直存储器件，且更具体地，专利技术构思涉及具有接触插塞的垂直非易失性存储器件。
技术介绍
VNAND闪速存储器件的外围区域中的接触插塞可能不具有均匀的密度。具有相对低密度的接触插塞可能不被形成为接触衬底或栅极结构，或者具有比期望尺寸更小的尺寸，这可能产生电故障。
技术实现思路
示例实施方式提供包括具有改善的电特性的接触插塞的垂直存储器件。根据专利技术构思的一些示例实施方式，一种垂直存储器件可以包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在衬底的单元区上并在垂直方向上延伸穿过栅电极的沟道，在衬底的外围电路区上并在垂直方向上延伸的第一下接触插塞，在衬底的外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞可以不被电连接到配置为施加电信号的上布线。根据专利技术构思的一些示例实施方式，一种垂直存储器件可以包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺本文档来自技高网...

【技术保护点】
一种垂直存储器件，包括：包括单元区和外围电路区衬底；在基本上垂直于所述衬底的上表面的垂直方向上顺序地堆叠在所述衬底的所述单元区上的栅电极；在所述衬底的所述单元区上的沟道，所述沟道在所述垂直方向上延伸穿过所述栅电极；在所述衬底的所述外围电路区上的第一下接触插塞，所述第一下接触插塞在所述垂直方向上延伸；在所述衬底的所述外围电路区上与所述第一下接触插塞相邻的第二下接触插塞，所述第二下接触插塞在所述垂直方向上延伸，所述第二下接触插塞不被电连接到配置为施加电信号的上布线；以及电连接到所述第一下接触插塞的第一上布线，所述第一上布线被配置为将电信号施加到所述第一下接触插塞。

【技术特征摘要】
2016.07.11 KR 10-2016-00877221.一种垂直存储器件，包括：包括单元区和外围电路区衬底；在基本上垂直于所述衬底的上表面的垂直方向上顺序地堆叠在所述衬底的所述单元区上的栅电极；在所述衬底的所述单元区上的沟道，所述沟道在所述垂直方向上延伸穿过所述栅电极；在所述衬底的所述外围电路区上的第一下接触插塞，所述第一下接触插塞在所述垂直方向上延伸；在所述衬底的所述外围电路区上与所述第一下接触插塞相邻的第二下接触插塞，所述第二下接触插塞在所述垂直方向上延伸，所述第二下接触插塞不被电连接到配置为施加电信号的上布线；以及电连接到所述第一下接触插塞的第一上布线，所述第一上布线被配置为将电信号施加到所述第一下接触插塞。2.根据权利要求1所述的垂直存储器件，还包括：在所述第一下接触插塞与所述第一上布线之间的第一上接触插塞，其中所述第一上接触插塞接触所述第一下接触插塞和所述第一上布线。3.根据权利要求1所述的垂直存储器件，还包括：在所述衬底上的隔离图案，其中所述衬底包括场区和有源区，以及所述隔离图案在所述场区上并且不形成在所述有源区上。4.根据权利要求3所述的垂直存储器件，还包括：在所述衬底上的栅极结构，其中所述衬底的所述有源区的上部包括杂质区，所述第一下接触插塞接触所述有源区的所述上部处的所述杂质区或所述衬底上的所述栅极结构，以及所述第二下接触插塞接触所述隔离图案或所述衬底的所述有源区的此处不形成所述杂质区的部分。5.根据权利要求3所述的垂直存储器件，其中所述衬底还包括与所述有源区相邻的虚设有源区，所述第一下接触插塞接触所述有源区的上表面，以及所述第二下接触插塞接触所述虚设有源区的上表面。6.根据权利要求3所述的垂直存储器件，还包括：在所述衬底上的栅极结构，以及在所述衬底上与所述栅极结构相邻的虚设栅极结构，其中所述第一下接触插塞连接到所述栅极结构，以及所述第二下接触插塞连接到所述虚设栅极结构。7.根据权利要求3所述的垂直存储器件，还包括：在所述有源区上的晶体管；其中，所述衬底包括在所述有源区的上部上的保护环，所述保护环围绕所述晶体管，以及所述第一下接触插塞和所述第二下接触插塞在所述保护环上。8.根据权利要求7所述的垂直存储器件，其中所述有源区用杂质轻掺杂，以及所述保护环用杂质重掺杂。9.根据权利要求3所述的垂直存储器件，还包括：在所述衬底上的栅极结构，其中所述有源区包括彼此相邻的第一有源区、第二有源区和第三有源区，所述栅极结构在所述第一有源区上，所述第一下接触插塞在所述第一有源区的与所述栅极结构相邻的部分上和在所述第二有源区上，以及所述第二下接触插塞在所述第三有源区上。10.根据权利要求9所述的垂直存储器件，其中所述第一有源区和所述第二有源区的每个的上部包括杂质区，以及所述第一下接触插塞接触所述第一有源区和所述第二有源区的所述杂质区的上表面。11.根据权利要求1所述的垂直存储器件，其中多个所述第一下接触插塞在所述衬底上；以及多个所述第二下接触插塞在所述衬底上。12.根据权利要求1所述的垂直存储器件，还包括：分别在所述栅电极上的第三下接触插塞，所述第三下接触插塞的每个在所述垂直方向上延伸；分别接触所述第三下接触插塞的上表...

【专利技术属性】
技术研发人员：金敬勋，金泓秀，李朱嬿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR