功率半导体芯片及其形成方法技术

一种功率半导体芯片及其形成方法，其中功率半导体芯片包括：环形的结终端区域，位于所述功率半导体芯片边缘；由所述结终端区域包围的元胞区域，所述元胞区域内形成有元胞阵列，所述元胞为功率晶体管；所述元胞区域包括两个以上子区域，其中一个子区域为中心子区域，位于元胞区域中心处，其它子区域为环形，依次环绕于所述中心子区域设置；同一子区域内的元胞沟道长度相同，且中心子区域内的元胞沟道长度小于其他子区域内的元胞沟道长度。上述功率半导体芯片工作过程中热量分布均匀，可靠性更高。

【技术实现步骤摘要】
功率半导体芯片及其形成方法
本专利技术涉及半导体
，尤其涉及一种功率半导体芯片及其形成方法。
技术介绍
功率半导体器件可以分为不可控器件、半控型器件以及全控型器件。其中，不可控器件包括各类二极管，半控型器件包括可控硅整流器(SCR)等，全控型器件包括功率金属氧化物场效应晶体管、绝缘栅双极型晶体管(IGBT)、双极结型晶体管(BJT)等。全控型功率器件一般工作在开关状态，导通后处于欧姆区，其压降或导通电阻极低；而关断后则处于截止区，只有极少的漏电，因而作为开关应用时，功率器件上产生的损耗很小，器件能够在工作过程中保持较高的可靠性。然而，在某些应用领域，例如固态继电器、电子负载等器件，需要功率分立器件工作于饱和区，并维持特性的时间，这时，器件上将产生非常大的损耗。常规的功率器件此时工作的可靠性急剧降低。因此需要针对这上述需要功率器件工作于饱和区的应用领域，设计一种特殊的全控型功率分立器件，以提高功率分立器件工作在饱和区时的可靠性。
技术实现思路
本专利技术所要解决的技术问题是，提供一种功率半导体芯片及其形成方法，提高所述功率半导体芯片的可靠性。为了解决上述问题，本专利技术提供了一种功率本文档来自技高网...

【技术保护点】
一种功率半导体芯片，其特征在于，包括：环形的结终端区域，位于所述功率半导体芯片边缘；由所述结终端区域包围的元胞区域，所述元胞区域内形成有元胞阵列，所述元胞为功率晶体管；所述元胞区域包括两个以上子区域，其中一个子区域为中心子区域，位于元胞区域中心处，其它子区域为环形，依次环绕于所述中心子区域设置；同一子区域内的元胞沟道长度相同，且中心子区域内的元胞沟道长度小于其他子区域内的元胞沟道长度。

【技术特征摘要】
1.一种功率半导体芯片，其特征在于，包括：环形的结终端区域，位于所述功率半导体芯片边缘；由所述结终端区域包围的元胞区域，所述元胞区域内形成有元胞阵列，所述元胞为功率晶体管；所述元胞区域包括两个以上子区域，其中一个子区域为中心子区域，位于元胞区域中心处，其它子区域为环形，依次环绕于所述中心子区域设置；同一子区域内的元胞沟道长度相同，且中心子区域内的元胞沟道长度小于其他子区域内的元胞沟道长度。2.根据权利要求1所述的功率半导体芯片，其特征在于，自中心子区域向外，不同子区域内的元胞沟道长度依次递增。3.根据权利要求1所述的功率半导体芯片，其特征在于，所述元胞区域包括第一子区域，围绕所述第一子区域的第二子区域，围绕所述第二子区域的第三子区域以及围绕所述第三子区域的第四子区域；元胞沟道长度自所述第一子区域至第四子区域依次递增。4.根据权利要求3所述的功率半导体芯片，其特征在于，所述第一子区域内的元胞沟道长度为0.8μm～1.2μm；所述第二子区域内的元胞沟道长度为0.9μm～1.3μm；所述第三子区域内的元胞沟道长度为1.05μm～1.45μm；所述第四子区域内的元胞沟道长度为1.3μm～1.7μm。5.根据权利要求1所述的功率半导体芯片，其特征在于，所述功率半导体芯片为长条形。6.根据权利要求1所述的功率半导体芯片，其特征在于，所述功率晶体管为功率场效应晶体管或绝缘栅双极型...

【专利技术属性】
技术研发人员：晋虎，万欣，李豪，高良，孙永生，杨春益，吴善龙，
申请(专利权)人：嘉兴奥罗拉电子科技有限公司，
类型：发明
国别省市：浙江,33