集成电路器件及其制造方法技术

本申请涉及集成电路器件及其制造方法。一种集成电路器件可以包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括在第一方向上交替布置的第一部分和第二部分；覆盖第一部分的栅电极；以及在第一部分与栅电极之间的栅电介质层。第一部分和第二部分可以具有彼此相同的成分并且可以具有彼此不同的晶相。

Integrated circuit devices and their manufacturing methods

The present application relates to integrated circuit devices and their manufacturing methods. An integrated circuit device can include the main surface of the substrate; compound semiconductor nanowires, the first in the direction perpendicular to the principal surface from the main surface extends and includes first and second parts are alternately arranged in a first direction; covering the gate electrode of the first part; and between the first part and the gate electrode a gate dielectric layer. The first and second parts can have the same components and can have different crystalline phases.

【技术实现步骤摘要】
集成电路器件及其制造方法
本专利技术构思涉及集成电路器件及其制造方法，并且，更具体地，涉及包括化合物半导体纳米线的集成电路器件及其制造方法。
技术介绍
随着半导体器件的集成密度增大，已经有通过使用诸如应变沟道、高k电介质层和金属栅极的各种材料改善晶体管性能的努力。然而，随着晶体管的栅长度逐渐减小，使用这些晶体管的集成电路器件的可靠性和性能可能被影响。
技术实现思路
本专利技术构思提供一种集成电路器件，该集成电路器件能够通过提供具有精确控制的栅长度的晶体管而实现高的可靠性和性能。本专利技术构思还提供一种制造集成电路器件的方法，凭借该方法具有精确控制的栅长度的晶体管可以通过低成本、简单的工艺来制造。根据本专利技术构思的一方面，一种集成电路器件可以包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括在第一方向上交替布置的第一部分和第二部分；覆盖第一部分的栅电极；以及在第一部分与栅电极之间的栅电介质层。第一部分和第二部分具有彼此相同的成分并且具有彼此不同的晶相。根据本专利技术构思的另一方面，一种制造集成电路器件的方法可以包括：形成化合物半导体纳米线，其在垂直于衬底的主表面的第一方向上从主表面延伸并且包括第一部分和一对第二部分，第一部分和该对第二部分在第一方向上交替布置使得该对第二部分的各第二部分邻接第一部分的两端，并且第一部分在该对第二部分的各第二部分之间；通过选择性地蚀刻在化合物半导体纳米线中的第一部分和一对第二部分中的第一部分并且提供具有由该对第二部分的各第二部分限制的垂直长度的空间来减小第一部分的宽度；以及在空间中形成栅电介质层和栅电极。第一部分和第二部分具有彼此相同的成分并且具有彼此不同的晶相。根据本专利技术构思的另一方面，一种集成电路器件可以包括：具有主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括下第二部分、在下第二部分上的第一部分和在第一部分上的上第二部分；以及在第一部分上的栅电极。栅电极的一部分可以在第一方向上在上第二部分与下第二部分之间。第一部分可以具有与上第二部分和下第二部分不同的晶相。附图说明从以下结合附图的详细描述，本专利技术构思的实施方式将被更清楚地理解，附图中：图1是根据本专利技术构思的实施方式的集成电路器件的构造的剖面图；图2A至图2C是根据本专利技术构思的示例实施方式沿图1的线II-II'截取的集成电路器件的各种修改示例构造的剖面图；图3是根据本专利技术构思的其它实施方式的集成电路器件的构造的剖面图；图4是根据本专利技术构思的其它实施方式的集成电路器件的构造的剖面图；图5是根据本专利技术构思的其它实施方式的集成电路器件的构造的剖面图；图6是根据本专利技术构思的其它实施方式的集成电路器件的构造的剖面图；图7A至图7C是根据本专利技术构思的其它实施方式的集成电路器件的图，其中图7A是集成电路器件的构造的布局，图7B是沿图7A的线B-B'截取的剖面图，图7C是沿图7A的线C-C'截取的剖面图；图8A至图8I是示出根据本专利技术构思的实施方式制造集成电路器件的方法的剖面图；图9A和图9B是示出根据本专利技术构思的其它实施方式制造集成电路器件的方法的剖面图；图10A至图15B是示出根据本专利技术构思的其它实施方式制造集成电路器件的方法的剖面图，其中图10A、图11A、…、图15A是对应于沿图7A的线B-B'截取的剖面的部分的剖面图，以及图10B、图11B、…、图15B是对应于沿图7A的线C-C'截取的剖面的部分的剖面图；以及图16是包括根据本专利技术构思的实施方式的集成电路器件的电子系统的框图。具体实施方式在下文中，将参照附图详细描述实施方式。相同的附图标记在图中始终表示相同的元件，并且其重复描述将被省略。图1是根据本专利技术构思的实施方式的集成电路器件100的构造的剖面图。参照图1，集成电路器件100可以包括具有主表面110M的衬底110，以及在垂直于主表面110M的第一方向(例如方向Z)上从衬底110的主表面110M延伸的化合物半导体纳米线120。在此使用的术语“纳米线”可以指具有大约10nm或更小的直径的三维结构。衬底110的主表面110M可以具有{111}晶面。化合物半导体纳米线120可以具有其中第一部分122和第二部分126在第一方向(例如方向Z)上交替布置在衬底110上的结构。在一些实施方式中，一对第二部分126可以分别邻接第一部分122的两端，其中第一部分122在中间。第一部分122和第二部分126可以具有彼此相同的成分并且可以具有彼此不同的晶相。化合物半导体纳米线120可以包括III-V族材料。在一些实施方式中，化合物半导体纳米线120可以包括化合物半导体，该化合物半导体包括作为III族元素的铟(In)、镓(Ga)和铝(Al)中的至少一种以及作为V族元素的砷(As)、磷(P)和锑(Sb)中的至少一种。第一部分122和第二部分126可以包括具有彼此相同的成分的III-V族材料但是可以具有彼此不同的晶相。化合物半导体纳米线120可以具有其中闪锌矿(ZB)晶相和纤锌矿(WZ)晶相交替地且规律地布置的晶相超结构(crystalphasesuperstructure)。在一些实施方式中，第一部分122和第二部分126可以具有彼此不同的晶相，并且晶相可以选自ZB晶相和WZ晶相。在一些实施方式中，第一部分122可以具有WZ晶相，第二部分126可以具有ZB晶相。在其它实施方式中，第一部分122可以具有ZB晶相，第二部分126可以具有WZ晶相。在本专利技术构思的一些实施方式中，化合物半导体纳米线120可以包括例如GaAs、GaP、InP、InAs、InSb、GaSb、InGaP、InGaAs、InGaSb、GaAsSb和/或GaAsP。虽然图1示出了化合物半导体纳米线120包括一个第一部分122以及分别邻接第一部分122的两端并且第一部分122在中间的一对第二部分126，但是本专利技术构思不限于此。例如，化合物半导体纳米线120可以包括多个第一部分122和多个第二部分126，并且多个第一部分122和多个第二部分126可以在化合物半导体纳米线120的长度方向(例如方向Z)上交替布置。在化合物半导体纳米线120中，第一部分122在平行于衬底110的主表面110M的第二方向上(例如在方向X上)可以具有第一宽度W1。此外，第二部分126在第二方向上可以具有第二宽度W2，第二宽度W2大于第一宽度W1。在一些实施方式中，第一宽度W1可以是大约5至10nm，但本专利技术构思不限于此。围绕第一部分122的栅电极GE1可以形成在第一部分122的外围区域中。在化合物半导体纳米线120中，栅电介质层134可以设置在第一部分122与栅电极GE1之间。第一部分122可以提供包括栅电极GE1的晶体管TR1的垂直沟道区域CH1。图2A至图2C是根据本专利技术构思的示例实施方式沿图1的线II-II'截取的集成电路器件100的各种修改示例构造的剖面图。在一些实施方式中，如图2A所示，在集成电路器件100中提供晶体管TR1的垂直沟道区域CH1的第一部分122的剖面可以具有圆形形状。因此，围绕第一部分122的栅电介质层134和栅电极GE1的剖面可以每个具有环形形状，因此，可以提供具有栅极全包围(GAA)结构的晶体管。在一些实施方式中，本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于所述主表面的第一方向上从所述主表面延伸并且包括在所述第一方向上交替布置的第一部分和第二部分，其中所述第一部分和所述第二部分具有彼此相同的成分并且具有彼此不同的晶相；覆盖所述第一部分的栅电极；以及在所述第一部分与所述栅电极之间的栅电介质层。

【技术特征摘要】
2016.05.26 KR 10-2016-00649361.一种集成电路器件，包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于所述主表面的第一方向上从所述主表面延伸并且包括在所述第一方向上交替布置的第一部分和第二部分，其中所述第一部分和所述第二部分具有彼此相同的成分并且具有彼此不同的晶相；覆盖所述第一部分的栅电极；以及在所述第一部分与所述栅电极之间的栅电介质层。2.如权利要求1所述的集成电路器件，其中所述衬底包括IV族材料或III-V族材料，以及所述主表面具有{111}晶面。3.如权利要求1所述的集成电路器件，其中所述化合物半导体纳米线包括III-V族材料。4.如权利要求1所述的集成电路器件，其中所述化合物半导体纳米线包括选自铟(In)、镓(Ga)和铝(Al)的至少一种III族元素以及选自砷(As)、磷(P)和锑(Sb)的至少一种V族元素，以及所述第一部分和所述第二部分分别具有选自闪锌矿晶相和纤锌矿晶相的不同的晶相。5.如权利要求1所述的集成电路器件，其中所述化合物半导体纳米线包括成对的两个第二部分，所述成对的两个第二部分分别邻接所述第一部分的两端并且所述第一部分在中间，其中所述第一部分在平行于所述衬底的所述主表面的第二方向上具有第一宽度，以及其中所述对第二部分在所述第二方向上分别具有第二宽度，其中所述第二宽度大于所述第一宽度。6.如权利要求1所述的集成电路器件，其中所述栅电极具有围绕所述第一部分的环形形状。7.如权利要求1所述的集成电路器件，还包括：在所述衬底中的源极区，所述源极区包括第一掺杂剂；以及在所述化合物半导体纳米线的一部分中的漏极区，所述漏极区包括第二掺杂剂，其中所述第一掺杂剂和所述第二掺杂剂包括彼此不同的元素。8.如权利要求7所述的集成电路器件，其中所述漏极区在所述第二部分中。9.如权利要求1所述的集成电路器件，还包括布线层，所述布线层接触所述栅电极并且在所述衬底上在与所述第一部分的高度相同的高度处平行于所述衬底的所述主表面延伸。10.如权利要求7所述的集成电路器件，还包括导电接触插塞，所述导电接触插塞在所述第一方向上从所述源极区延伸从而平行于所述化合物半导体纳米线。11.一种制造集成电路器件的方法，所述方法包括：形成化合物半导体纳米线，所述化合物半导体纳米线在垂直于衬底的主表面的第一方向上从所述主表面延伸并且包括第一部分和一对第二部分，所述第一部分和所述对第二部分在所述第一方向上交替布置使得所述对第二部分的各第二部分邻接所述第一部分的两端，并且所述第一部分在所述对第二部分的各第二部分之间，其中所述第一部分和所述对第二部分具有彼此相同的成分并且具有彼此不同的晶相；通过选择性地蚀刻在所述化合物半导体纳米线中的所述第一部分和所述对第二部分中的所述第...

【专利技术属性】
技术研发人员：M坎托罗，许然喆，MT卢克，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR