制造绝缘体上半导体的方法技术

所公开的方法适合于制造诸如绝缘体上Ge(Si)结构或绝缘体上Ge结构的绝缘体上半导体结构。根据该方法，在包括锗缓冲层的硅衬底上沉积多层，该多层包含交替的层对，这些层对包括硅层以及包含锗和可选的硅的层。该多层结构以硅钝化层结束。在该多层内形成解理面，并且将该多层结构接合到包括介电层的处理衬底。沿着解理面解理该多层结构，从而制备绝缘体上半导体结构，该绝缘体上半导体结构包括半导体处理衬底、介电层、硅钝化层以及交替的层对的至少一部分，所述层对包括硅层以及包含锗和可选的硅的层。

A method of making semiconductors on insulators

【技术实现步骤摘要】
【国外来华专利技术】制造绝缘体上半导体的方法相关申请的交叉引用本申请要求2015年6月1日提交的编号为62/169,173的美国临时专利申请的优先权，通过引用将其全部公开内容并入本文中。
本专利技术一般地涉及半导体晶片制造领域。更具体地说，本专利技术涉及用于形成诸如绝缘体上锗(硅)结构或绝缘体上锗结构的绝缘体上半导体结构的方法。
技术介绍
半导体晶片通常从单晶锭(例如，硅锭)制备而成，该单晶锭被修整和研磨以具有一个或多个平坦部或缺口，以便在后续步骤中对晶片进行适当定向。然后将锭切成多个单独的晶片。虽然在此将参考由硅构造的半导体晶片，但是也可以使用其它材料来制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓、以及诸如氮化镓或磷化铟的III族和V族元素的其它合金，或诸如硫化镉或氧化锌的II族和IV族元素的合金。半导体晶片(例如硅晶片)可用于制备复合层结构。复合层结构(例如，绝缘体上半导体，更具体地说，绝缘体上硅(SOI)结构)通常包括处理(handle)晶片或层、器件层、以及位于处理层与器件层之间的绝缘(即介电)膜(典型地，氧化物层)。通常，器件层的厚度在0.01与20微米之间，例如在0.05与20微米之间。厚膜器件层可具有约1.5微米与约20微米之间的器件层厚度。薄膜器件层可以具有约0.01微米与约0.20微米之间的厚度。通常，通过使两个晶片紧密接触，由此通过范德尔瓦尔力引发接合(bond)，接着执行热处理来加强接合，来产生诸如绝缘体上硅(SOI)、蓝宝石上硅(SOS)和石英上硅的复合层结构。退火可以将末端硅烷醇基团转化为两个界面之间的硅氧烷键，从而加强接合。在热退火之后，对接合结构进行进一步处理以去除供体晶片的大部分以实现层转移。例如，可使用诸如蚀刻或研磨的晶片减薄技术(通常被称为背面蚀刻SOI(即BESOI))，其中硅晶片被接合到处理晶片，然后被缓慢蚀刻掉，直到处理晶片上仅保留薄硅层。参见例如美国专利号5,189,500，通过引用将其全部公开内容并入本文中。这种方法耗时且成本高，浪费了一个衬底，并且对于比几微米更薄的层通常不具有合适的厚度均匀性。实现层转移的另一常见方法是利用氢注入，接着进行热诱导的层分离。粒子(原子或电离的原子，例如氢原子、或者氢和氦原子的组合)被注入供体晶片正面下方的特定深度。注入的粒子在供体晶片中在其被注入的特定深度处形成解理面(cleaveplane)。清洁供体晶片的表面以去除注入工艺期间沉积在晶片上的有机化合物或其它污染物，例如硼化合物。然后将供体晶片的正面接合到处理晶片以通过亲水性接合工艺形成接合晶片。在接合之前，通过将晶片的表面暴露于含有例如氧或氮的等离子体来激活供体晶片和/或处理晶片。向等离子体的暴露在通常被称为表面活化的处理中修饰表面的结构，该活化处理使供体晶片和处理晶片中的一者或两者的表面为亲水性。可以通过湿法处理(例如SC1清洁或氢氟酸)额外地化学活化晶片的表面。湿法处理和等离子体活化可以以任一顺序发生，或者可以仅对晶片进行一次处理。然后将晶片压在一起，并在其间形成键。由于范德华力，该键相对较弱，在可发生进一步处理之前必须被加强。在一些处理中，通过加热或退火接合晶片对来加强供体晶片与处理晶片(即，接合晶片)之间的亲水性键。在一些处理中，晶片接合可以在低温下发生，例如在约300℃到500℃之间下发生。升高的温度导致在供体晶片和处理晶片的邻接表面之间形成共价键，从而使供体晶片与处理晶片之间的键坚固。在对接合晶片进行加热或退火的同时，早期注入供体晶片中的粒子弱化了解理面。然后使供体晶片的一部分沿着解理面从接合晶片分离(即，解理)以形成SOI晶片。可以通过将接合晶片放置在夹具中来进行解理，在该夹具中，垂直于接合晶片的相反两侧施加机械力，以便将供体晶片的一部分从接合晶片拉开。根据一些方法，利用吸盘施加机械力。供体晶片的该部分的分离是通过在解理面处，在接合晶片的边缘处施加机械楔来引发的，以便引发裂缝沿着解理面的扩展。然后通过吸盘施加的机械力将供体晶片的该部分从接合晶片拉出，从而形成SOI晶片。根据其它方法，接合对可以在一段时间内经受升高的温度以将供体晶片的一部分从接合晶片分离。向升高的温度的暴露导致裂缝沿解理面的引发和扩展，从而分离供体晶片的一部分。由于奥斯特瓦尔德熟化(Ostwaldripening)所生长的来自于注入离子的空隙形成，形成了裂缝。空隙被氢气和氦气填充。空隙变成小片(platelet)。小片中的压缩气体使微腔和微裂缝扩展，这使得注入平面上的硅弱化。如果退火在适当时间停止，则该弱化的接合晶片可通过机械处理而被解理。然而，如果热处理持续更长的时间和/或处于更高的温度，则微裂缝扩展达到所有裂缝沿解理面合并的水平，从而分离供体晶片的一部分。该方法允许转移层更好的均匀性并允许供体晶片的再循环，但是典型地需要将注入且接合的对加热到接近500℃的温度。绝缘体上硅锗(SGOI)衬底通常通过锗冷凝或从硅衬底上生长的外延沉积的硅锗缓冲层的硅锗层的层转移来制造。在Ge冷凝方法中，在绝缘体上硅(SOI)上生长应变SiGe外延层。参见T.Tezuka等人的APL79，p1798(2001)。SiGe外延层的Ge浓度通常在10-30％之间的范围内。在硅锗层的外延沉积之后，在O2环境气氛中，在具有各种热循环的炉子中处理晶片以优先氧化硅。在氧化循环之间，经常使用氩环境气氛中的退火以使Ge扩散并使该层均质化。这种方法的一个缺点是：在Ge冷凝期间由于SiGe层的应变弛豫而引起穿透位错(threadingdislocation)的解离，由此产生高密度的堆垛层错。替代地，使用智能切割技术从应变弛豫的SiGe缓冲层转移薄SiGe层。参见Fitzgerald的Solid-StateElectronics48(2004)1297-1305。被转移的SiGe层的层质量由在供体衬底上生长的SiGe外延层决定。迄今为止的研究表明，获得高质量应变弛豫的SiGe缓冲层是非常具有挑战性的。为了利用SiGe层中比硅层更高的载流子迁移率，SiGe层中的Ge浓度需要高于50％，优选地高于80％。具有高Ge浓度和由密集穿透位错导致的粗糙表面(Rms在2与50nm之间的量级)的应变弛豫的SiGe缓冲层中的高密度穿透位错(～1010穿透位错/cm2)降低了被转移的SiGe层的质量并使层转移工艺复杂化。此外，SiGe缓冲层中的残余应力导致高晶片弯曲(尤其是对于300mm晶片)，这导致晶片接合和层转移中的工艺问题。
技术实现思路
简言之，本专利技术涉及一种制备多层结构的方法。所述方法包括：(a)在硅衬底的正面上沉积包含锗的第一层，其中所述硅衬底包括：两个大致平行的主表面，其中一个是所述硅衬底的所述正面，另一个是所述硅衬底的背面；连接所述硅衬底的所述正面和所述背面的周缘；位于所述硅衬底的所述正面与所述背面之间并且与所述正面和所述背面平行的中心平面；与所述中心平面垂直的中心轴；以及位于所述硅衬底的所述正面与所述背面之间的体区域，并且其中所述包含锗的第一层具有沿着所述中心轴测量的约0.5微米与约100微米之间的厚度；(b)在所述包含锗的第一层上沉积包含硅的第二层，其中所述包含硅的第二层具有沿着所述中心轴测量的约0.5纳米与约5纳米之间的厚度；以及(c)在所述包含硅本文档来自技高网...

【技术保护点】
一种制备多层结构的方法，所述方法包括：(a)在硅衬底的正面上沉积包含锗的第一层，其中所述硅衬底包括：两个大致平行的主表面，其中一个是所述硅衬底的所述正面，另一个是所述硅衬底的背面；连接所述硅衬底的所述正面和所述背面的周缘；位于所述硅衬底的所述正面与所述背面之间并且与所述正面和所述背面平行的中心平面；与所述中心平面垂直的中心轴；以及位于所述硅衬底的所述正面与所述背面之间的体区域，并且其中所述包含锗的第一层具有沿着所述中心轴测量的约0.5微米与约100微米之间的厚度；(b)在所述包含锗的第一层上沉积包含硅的第二层，其中所述包含硅的第二层具有沿着所述中心轴测量的约0.5纳米与约5纳米之间的厚度；以及(c)在所述包含硅的第二层上沉积包含锗及可选的硅的第三层，其中所述包含硅和锗的第三层具有化学式SixGe1‑x，其中x是约0与约0.8之间的摩尔比，并且其中所述包含硅和锗的第三层具有至少约1纳米的厚度。

【技术特征摘要】
【国外来华专利技术】2015.06.01 US 62/169,1731.一种制备多层结构的方法，所述方法包括：(a)在硅衬底的正面上沉积包含锗的第一层，其中所述硅衬底包括：两个大致平行的主表面，其中一个是所述硅衬底的所述正面，另一个是所述硅衬底的背面；连接所述硅衬底的所述正面和所述背面的周缘；位于所述硅衬底的所述正面与所述背面之间并且与所述正面和所述背面平行的中心平面；与所述中心平面垂直的中心轴；以及位于所述硅衬底的所述正面与所述背面之间的体区域，并且其中所述包含锗的第一层具有沿着所述中心轴测量的约0.5微米与约100微米之间的厚度；(b)在所述包含锗的第一层上沉积包含硅的第二层，其中所述包含硅的第二层具有沿着所述中心轴测量的约0.5纳米与约5纳米之间的厚度；以及(c)在所述包含硅的第二层上沉积包含锗及可选的硅的第三层，其中所述包含硅和锗的第三层具有化学式SixGe1-x，其中x是约0与约0.8之间的摩尔比，并且其中所述包含硅和锗的第三层具有至少约1纳米的厚度。2.根据权利要求1所述的方法，其中重复步骤(b)和(c)。3.根据权利要求1所述的方法，其中重复至少两次步骤(b)和(c)。4.根据权利要求1所述的方法，其中所述包含锗的第一层具有沿着所述中心轴测量的约0.5微米与约50微米之间的厚度。5.根据权利要求1所述的方法，其中所述包含锗的第一层具有沿着所述中心轴测量的约1微米与约10微米之间的厚度。6.根据权利要求1所述的方法，进一步包括以足以减少穿透位错的量的温度和持续时间对包括所述包含锗的第一层的所述硅衬底进行退火。7.根据权利要求6所述的方法，其中所述穿透位错密度不大于约1×107穿透位错/cm2。8.根据权利要求6所述的方法，其中所述穿透位错密度不大于约1×106穿透位错/cm2。9.根据权利要求1所述的方法，其中所述包含硅的第二层具有沿着所述中心轴测量的约0.5纳米与约20纳米之间的厚度。10.根据权利要求1所述的方法，其中所述第三层包含锗和硅并且具有化学式SixGe1-x，其中x是约0.1与约0.4之间的摩尔比。11.根据权利要求1所述的方法，其中所述包含锗及可选的硅的第三层具有约1纳米与约1000纳米之间的厚度。12.根据权利要求1所述的方法，其中所述包含锗及可选的硅的第三层具有约5纳米与约300纳米之间的厚度。13.根据权利要求1所述的方法，其中每个层通过外延沉积而被沉积。14.一种制备绝缘体上半导体结构的方法，所述方法包括：在多层结构中形成解理面，所述多层结构包括：(i)硅衬底，其包括：两个大致平行的主表面，其中一个是所述硅衬底的正面，另一个是所述硅衬底的背面；连接所述硅衬底的所述正面和所述背面的周缘；位于所述硅衬底的所述正面与所述背面之间并且与所述正面和所述背面平行的中心平面；与所述中心平面垂直的中心轴；以及位于所述硅衬底的所述正面与所述背面之间的体区域，(ii)锗层，其与所述硅衬底的所述正面界面接触，(iii)至少一对层，其与所述锗层界面接触，每对层包括硅层和包含锗及可选的硅且具有化学式SixGe1-x的层，其中x是约0与约0.8之间的摩尔比，以及(iv)硅钝化层，其与所述至少一对层接触，其中所述解理面形成在包括所述硅层和所述硅锗层的所述至少一对层内；以及将所述多层结构接合到与半导体处理衬底的正面界面接触的介电层，所述半导体处理衬底包括：两个大致平行的主表面，其中一个是所述半导体处理晶片的所述正面，另一个是所述硅处理衬底的背面；连接所述半导体处理衬底的所述正面和所述背面的周缘；以及位于所述半导体处理衬底的所...

【专利技术属性】
技术研发人员：S·G·托马斯，G·王，
申请(专利权)人：太阳能爱迪生半导体有限公司，
类型：发明
国别省市：新加坡,SG