具有局部P型帽层的晶体管器件制造技术

本发明专利技术提供一种具有局部P型帽层的晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接且均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，同时大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。本发明专利技术的晶体管器件可以将栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区，提高了晶体管器件的击穿电压、可靠性和动态特性。

Transistor devices with local P cap layer

The invention provides a transistor device with local P cap layer includes a substrate, a transition layer, a channel layer, the barrier layer and the barrier layer is located above the source, gate and drain and P type cap, P cap layer includes at least a first P type region and at least one second P the adjacent area, P area and P area and second were located between gate and drain, from the gate to drain, first P type area and the source electrode electrically connected; doped Zamian doped Zamian concentration P type impurity in the first P type region is larger than that of P type second P type impurity region at the same time, more than two dimensional electron gas surface concentration under the first P type region, P type second P type impurity doped region Zamian two-dimensional electron gas concentration is less than second P below the surface concentration area. The transistor device of the invention can decompose the high electric field area of the electric field peak at the edge of the gate to several low electric field areas with high electric field peak, which improves the breakdown voltage, reliability and dynamic characteristics of the transistor device.

【技术实现步骤摘要】
具有局部P型帽层的晶体管器件
本专利技术涉及半导体器件领域，具体地说，是涉及一种具有局部P型帽层的晶体管器件。
技术介绍
功率器件通常需要具有高击穿电压、低导通电阻以及快速开关的能力。以往电力半导体市场以硅的功率器件为主，过去20年，硅功率器件的性能已经接近理论极限，进一步提升其性能极为困难。相比硅或砷化镓，氮化镓（GaN）半导体具有带隙宽（Eg=3.4eV）、优良的热稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能。另外，相比硅功率半导体，GaN功率半导体具有低温抵抗特性，具有可以减少功率半导体引起的功率转换损失，做到功率转换系统电力损耗最少化等优点。GaN半导体器件以低损耗、高耐压、快速开关能力、高温工作能力等优势成为新一代功率器件。工业电子、电力传输、智能家居、电动汽车、轨道交通等领域对GaN半导体的需要不断扩大。参见图1，现有的氮化镓高电子迁移率晶体管（GaNHighElectronMobilityTransistor,GaNHEMT）器件在关断状态下，若对漏极103施加一个高电压，则器件的栅极102边缘会产生一个高电场区。栅极102边缘的高电场导致器件的漏电流增大，击穿电压减小，并且会导致严重的动态电阻退化，以及可靠性问题。降低器件内部的电场是获得高可靠性的GaNHEMT器件的关键。
技术实现思路
本专利技术的目的是提供一种具有局部P型帽层的晶体管器件，该晶体管器件具有高击穿电压与高可靠性，同时能够抑制器件的动态电阻退化。为实现上述目的，本专利技术提供一种具有局部P型帽层的晶体管器件，晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接，第一P型区和第二P型区均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，第一P型区中P型杂质的掺杂面浓度大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。一个优选的方案是，第一P型区的数量与第二P型区的数量均为二个以上，自栅极至漏极，第一P型区与第二P型区依次交替排列。一个优先的方案是，自栅极至漏极，首个P型区为第一P型区。进一步的方案是，第一P型区的数量大于或等于第二P型区的数量。一个优选的方案是，P型帽层部分覆盖势垒层上栅极与漏极之间的区域。一个优选的方案是，第一P型区中P型杂质的掺杂面浓度为第一P型区的平均受主浓度与第一P型区的厚度的乘积；第二P型区中P型杂质的掺杂面浓度为第二P型区的平均受主浓度与第二P型区的厚度的乘积。一个优选的方案是，势垒层上形成有介质层，第一P型区、第二P型区、源极、栅极以及漏极均位于介质层与势垒层之间，介质层上设有金属层，金属层将源极与首个第一P型区电连接。进一步的方案是，介质层在源极的上方开设有第一通孔，介质层在首个第一P型区的上方开设有第二通孔；金属层包括第一延伸部、第二延伸部以及连接在第一延伸部和第二延伸部之间的连接部，第一延伸部插入第一通孔并与源极相连接，第二延伸部插入第二通孔并与首个第一P型区相连接。更进一步的方案是，金属层还包括第三延伸部，第三延伸部平行于连接部并沿着介质层的上表面自第二延伸部向靠近漏极的一侧延伸。一个优选的方案是，栅极为肖特基栅或P型栅或金属介质栅或沟槽栅或氟离子处理过的栅极。本专利技术的有益效果是：本专利技术的晶体管器件可以将晶体管器件中栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区。通过形成新的电场峰，降低了栅极边缘的高电场，使得晶体管器件表面的电场分布更加均匀，从而提高了晶体管器件的击穿电压、可靠性和动态特性。另一方面，当晶体管器件在导通状态时，晶体管器件表面捕获的表面电荷可以通过与源极的电连接而快速释放，从而抑制器件的动态电阻退化。附图说明图1是现有的氮化镓高电子迁移率晶体管器件的结构示意图。图2是本专利技术晶体管器件实施例的结构示意图。以下结合附图及实施例对本专利技术作进一步说明。具体实施方式参见图2，本实施例的具有局部P型帽层的晶体管器件为制作在衬底121上的外延多层结构，该晶体管器件包括衬底121以及在衬底121上自下至上依次生长的过渡层122、沟道层123、势垒层124和介质层125，晶体管器件还包括位于势垒层124与介质层125之间的源极11、栅极12、漏极13和P型帽层。P型帽层位于栅极12与漏极13之间，并且P型帽层部分覆盖势垒层124上栅极12与漏极13之间的区域。本实施例中P型帽层包括三个第一P型区14和三个第二P型区15，第一P型区14和第二P型区15邻接，且第一P型区14和第二P型区15均位于栅极12和漏极13之间，自栅极12至漏极13，第一P型区14与第二P型区15依次交替排列。并且自栅极12至漏极13，首个P型区为第一P型区14，首个第一P型区14与源极11电连接。第一P型区14中P型杂质的掺杂面浓度大于第二P型区15中P型杂质的掺杂面浓度。第一P型区14中P型杂质的掺杂面浓度为第一P型区14的平均受主浓度NPA与第一P型区14的厚度tPA的乘积。位于第一P型区14下方的二维电子气面浓度为nsA，第一P型区14中P型杂质的掺杂面浓度（NPA×tPA）大于第一P型区14下方的二维电子气面浓度nsA。第二P型区15中P型杂质的掺杂面浓度为第二P型区15的平均受主浓度NPB与第二P型区15的厚度tPB的乘积。位于第二P型区15下方的二维电子气面浓度为nsB，第二P型区15中P型杂质的掺杂面浓度（NPB×tPB）小于第二P型区15下方的二维电子气面浓度nsB。另外，介质层125上设有金属层16，金属层16将源极11与首个第一P型区14电连接。介质层125在源极11的上方开设有第一通孔，介质层125在首个第一P型区14的上方开设有第二通孔。金属层16包括第一延伸部161、第二延伸部162、第三延伸部163以及连接在第一延伸部161和第二延伸部162之间的连接部164。第一延伸部161插入第一通孔并与源极11相连接，第二延伸部162插入第二通孔并与首个第一P型区14相连接，第三延伸部163平行于连接部164并沿着介质层125的上表面自第二延伸部162向靠近漏极13的一侧延伸。金属层16设置向外延伸的第三延伸部163，是由于实际工艺中难以实现金属层16的末端刚刚终止在第二通孔的边缘，设置一段向外延伸的第三延伸部163可以使得晶体管器件的加工工艺变得简单，另外，第三延伸部163起到了场板结构的作用，能够减弱漏侧栅极12边缘电场的集中，减少了栅极12向势垒层124中电子电荷的注入，有助于优化晶体管器件的电场分布。可选地，本实施例中栅极12为直接设置于势垒层124上的肖特基栅。实际应用中，栅极也可以采用P型栅或金属介质栅（MIS栅）或沟槽栅或氟离子处理过的栅极或者其他栅极结构。当本专利技术的晶体管器件在关断状态下，对晶体管器件的漏极13施加电压，由于第一P型区14中P型杂质的掺杂浓度较大，第一P型区14不会被完全耗尽。在关断状态下，对漏极13施加电压，第二P型区15将被耗尽，当第二P型区15被耗尽后，若继续增加对漏极13施加的本文档来自技高网...

【技术保护点】
具有局部P型帽层的晶体管器件，所述晶体管器件包括衬底、过渡层、沟道层、势垒层；其特征在于：所述晶体管器件还包括位于所述势垒层上方的源极、栅极、漏极和P型帽层，所述P型帽层包括至少一个第一P型区和至少一个第二P型区，所述第一P型区和所述第二P型区邻接，所述第一P型区和所述第二P型区均位于所述栅极和所述漏极之间，自所述栅极至所述漏极，首个所述第一P型区与所述源极电连接；所述第一P型区中P型杂质的掺杂面浓度大于所述第二P型区中P型杂质的掺杂面浓度，所述第一P型区中P型杂质的掺杂面浓度大于所述第一P型区下方的二维电子气面浓度，所述第二P型区中P型杂质的掺杂面浓度小于所述第二P型区下方的二维电子气面浓度。

【技术特征摘要】
1.具有局部P型帽层的晶体管器件，所述晶体管器件包括衬底、过渡层、沟道层、势垒层；其特征在于：所述晶体管器件还包括位于所述势垒层上方的源极、栅极、漏极和P型帽层，所述P型帽层包括至少一个第一P型区和至少一个第二P型区，所述第一P型区和所述第二P型区邻接，所述第一P型区和所述第二P型区均位于所述栅极和所述漏极之间，自所述栅极至所述漏极，首个所述第一P型区与所述源极电连接；所述第一P型区中P型杂质的掺杂面浓度大于所述第二P型区中P型杂质的掺杂面浓度，所述第一P型区中P型杂质的掺杂面浓度大于所述第一P型区下方的二维电子气面浓度，所述第二P型区中P型杂质的掺杂面浓度小于所述第二P型区下方的二维电子气面浓度。2.根据权利要求1所述的晶体管器件，其特征在于：所述第一P型区的数量与所述第二P型区的数量均为二个以上，自所述栅极至所述漏极，所述第一P型区与所述第二P型区依次交替排列。3.根据权利要求1所述的晶体管器件，其特征在于：自所述栅极至所述漏极，首个P型区为所述第一P型区。4.根据权利要求3所述的晶体管器件，其特征在于：所述第一P型区的数量大于或等于所述第二P型区的数量。5.根据权利要求1至4任一项所述的晶体管器件，其特征在于：所述P型帽层部分覆盖所述势垒层上所述栅极与所述漏极之间的区域。6.根据权利要求1至4任...

【专利技术属性】
技术研发人员：魏进，金峻渊，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：广东,44