【技术实现步骤摘要】
本专利技术实施例涉及半导体，尤其涉及一种晶体管结构及其制作方法、芯片。
技术介绍
1、氮化镓高电子迁移率晶体管(gan high electron mobility transistor,ganhemt)是横向功率器件，但是硅基氮化镓工艺(gan-on-si)器件的耐压能力除了横向器件结构尺寸外，还受限于外延材料。一般而言，外延材料的耐压能力需要大于器件的耐压能力，外延材料越厚，器件的垂直耐压能力越高，相应的器件耐压能力越高。外延材料的耐压能力由平均击穿场强和总厚度决定，表达式可以写成以下形式bvd＝e×t，一般而言，提高ganhemt的耐压等级，需要提高外延材料的总厚度来满足耐压的需求。
2、但是外延材料的厚度越厚，氮化镓材料的应力越大，外延材料的弯曲bow值越严重，bow值很大时，无法进行工艺流片，需要报废；并且为了抑制氮化镓材料的应力，也需要采用更厚的硅衬底材料来控制形变。并且外延材料的厚度越厚，需要的生长时间越长，产能越低，成本越高。因此，如何在提高外延材料的耐压能力的同时还要保证外延材料的厚度满足要求，这也是制作高压氮化镓高电子迁移率晶体管的技术瓶颈。
技术实现思路
1、本专利技术实施例提供一种晶体管结构及其制作方法、芯片，以解决现有的无法在提高外延材料的耐压能力的同时还要保证外延材料的厚度满足要求的问题。
2、为了解决上述技术问题，本专利技术是这样实现的：
3、第一方面，本专利技术实施例提供了一种晶体管结构，包括：
4、衬
5、所述衬底基板包括绝缘衬底和导电衬底；
6、所述漏极在所述衬底基板上的正投影与所述绝缘衬底至少部分交叠，在平行于所述衬底基板的方向，所述导电衬底的至少部分位于所述漏极在所述衬底基板上的正投影的周边。
7、可选的，所述漏极在所述衬底基板上的正投影被所述绝缘衬底包围。
8、可选的，所述电极层还包括栅极和源极；所述栅极包括至少一个栅极部，所述源极包括至少一个源极部，所述漏极包括至少一个漏极部，所述栅极部在所述衬底基板上的正投影，位于相邻的所述源极部在所述衬底基板上的正投影和所述漏极部在所述衬底基板上的正投影之间；
9、所述绝缘衬底包括至少一个第一绝缘衬底部分，所述漏极在所述衬底基板上的正投影被对应的所述第一绝缘衬底部分包围，所述第一绝缘衬底部分包括沿第一方向相对设置的第一边界，所述第一边界位于相邻的所述漏极在所述衬底基板上的正投影和所述栅极在所述衬底基板上的正投影之间。
10、可选的，所述栅极包括相耦接的多个栅极部，所述源极包括相耦接的多个源极部，所述漏极包括相耦接的多个漏极部；
11、所述源极部与所述漏极部沿第一方向交替设置，所述多个栅极部沿所述第一方向排列，相邻的所述栅极部在所述衬底基板上的正投影之间具有一个源极部在所述衬底基板上的正投影，或者相邻的所述栅极部在所述衬底基板上的正投影之间具有一个漏极部在所述衬底基板上的正投影；
12、所述绝缘衬底包括多个第一绝缘衬底部分，所述衬底基板包括多个导电衬底，所述第一绝缘衬底部分和所述导电衬底沿所述第一方向交替设置，所述源极在所述衬底基板上的正投影与对应的所述导电衬底至少部分交叠，和/或，所述栅极在所述衬底基板上的正投影与对应的所述导电衬底至少部分交叠。
13、可选的，所述绝缘衬底包括第二绝缘衬底部分，所述第二绝缘衬底部分包围所述多个第一绝缘衬底部分和所述多个导电衬底，所述第二绝缘衬底部分与各所述第一绝缘衬底部分形成为一体结构。
14、可选的，所述导电衬底完全覆盖所述绝缘衬底。
15、可选的，所述栅极部还包括：栅电极和栅极层；
16、所述栅极层位于所述异质结膜层和所述栅电极之间；
17、所述栅极层在所述异质结膜层上的正投影与所述栅电极在所述异质结膜层上的正投影至少部分交叠；
18、其中，所述栅极层包括p型氮化镓层；
19、所述异质结膜层包括层叠设置的氮化镓层和氮化铝镓层，所述氮化镓层位于所述衬底和所述氮化铝镓层之间。
20、第二方面，本专利技术实施例提供了一种芯片，包括如第一方面中任一项所述的晶体管结。
21、第三方面，本专利技术实施例提供了一种晶体管结构的制作方法，用于制作如第一方面中任一项所述的晶体管结构，所述制作方法包括：
22、提供一衬底基板；
23、在所述衬底基板上制作外延缓冲层；
24、在所述外延缓冲层上制作异质结膜层；
25、在所述异质结膜层上制作电极层，所述电极层包括漏极；
26、对所述衬底基板进行图案化，形成绝缘衬底；所述漏极在所述衬底基板上的正投影与所述绝缘衬底至少部分交叠；
27、在所述外延缓冲层背向所述电极层的一侧制作导电衬底，所述导电衬底的至少部分位于所述漏极在所述衬底基板上的正投影的周边。
28、可选的，所述对所述衬底基板进行图案化，形成绝缘衬底的步骤具体包括：
29、在所述衬底基板背向所述电极的一侧，对所述衬底基板进行减薄操作；
30、对进行减薄操作后的所述衬底基板进行硅通孔技术，去除局部衬底基板，形成绝缘衬底，使得所述绝缘衬底与所述漏极在所述衬底基板上的正投影至少部分交叠。
31、在本专利技术中，设置衬底基板，以及沿远离所述衬底基板的方向依次层叠设置于所述衬底基板上的外延缓冲层、异质结膜层和电极层；所述电极层包括漏极；所述衬底基板包括绝缘衬底和导电衬底；所述漏极在所述衬底基板上的正投影与所述绝缘衬底至少部分交叠，在平行于所述衬底基板的方向，所述导电衬底的至少部分位于所述漏极在所述衬底基板上的正投影的周边。通过将低阻衬底的一部分设置为高阻，迫使原本直接从漏极向低阻衬底垂直流动的电流改变路径，电流需绕过部分绝缘衬底，相当于增加了电流路径长度，降低了晶体管在高电压应用中的击穿风险，进而提高器件的垂直耐压性，解决了现有的无法在提高外延材料的耐压能力的同时还要保证外延材料的厚度满足要求的问题。
本文档来自技高网...【技术保护点】
1.一种晶体管结构，其特征在于，包括：
2.根据权利要求1所述的晶体管结构，其特征在于，
3.根据权利要求1或2所述的晶体管结构，其特征在于，
4.根据权利要求3所述的晶体管结构，其特征在于，
5.根据权利要求4所述的晶体管结构，其特征在于，
6.根据权利要求3所述的晶体管结构，其特征在于，
7.根据权利要求1所述的晶体管结构，其特征在于，
8.一种芯片，其特征在于，包括如权利要求1-7中任一项所述的晶体管结。
9.一种晶体管结构的制作方法，其特征在于，用于制作如权利要求1-7中任一项所述的晶体管结构，所述制作方法包括：
10.根据权利要求9所述的晶体管结构的制作方法，其特征在于，所述对所述衬底基板进行图案化，形成绝缘衬底的步骤具体包括：
【技术特征摘要】
1.一种晶体管结构，其特征在于，包括：
2.根据权利要求1所述的晶体管结构，其特征在于，
3.根据权利要求1或2所述的晶体管结构，其特征在于，
4.根据权利要求3所述的晶体管结构，其特征在于，
5.根据权利要求4所述的晶体管结构，其特征在于，
6.根据权利要求3所述的晶体管结构，其特征在于，
7.根据权利...
【专利技术属性】
技术研发人员：郝荣晖，黄敬源，司乙川，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。